Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

PENELITI : Sarifuddin Madenda (PROF., Dr.), Ernastuti (Dr.), Edi Sukirman (Dr.) dan Lingga Hermanto (SSi., MMSi)

Presentasi serupa


Presentasi berjudul: "PENELITI : Sarifuddin Madenda (PROF., Dr.), Ernastuti (Dr.), Edi Sukirman (Dr.) dan Lingga Hermanto (SSi., MMSi)"— Transcript presentasi:

1 PENELITI : Sarifuddin Madenda (PROF., Dr.), Ernastuti (Dr.), Edi Sukirman (Dr.) dan Lingga Hermanto (SSi., MMSi)

2 2Insentif RISTEK, 20 Desember Pendahuluan - Latar Belakang Masalah - Ide dan Masalah Penelitian - Tujuan dan Sasaran Pencapaian 2.Rancangan Penelitian 3.Pengembangan Perangkat Lunak - Optimalisasi algoritma kompresi citra JPEG - Pembuatan prototipe perangkat lunak kompresi dan pengamanan data rahasia multimedia 4.Pengembangan Prangkat Keras - Implementasi algoritma QDCT ke dalam IC-FPGA - Pembuatan prototipe IC proses QDCT 5. Kesimpulan

3 3Insentif RISTEK, 20 Desember 2011 Vidéo conférence - Volume data multimedia sangat besar - Bandwidth jaringan terbatas dan mahal - Delay waktu transmisi besar

4 Enkripsi atau Coding File multimedia Dekripsi atau decoding File Multimedia terenkripsi File multimedia - Pengamanan Data/File : Pembagian blok citra Transformasi warna Proses DCT Kuantisasi RLE dan Huffman Coding Tabel Kuantisasi Tabel coding Rekonstruksi blok citra Transformasi warna invers Proses DCT invers Kuantisasi Invers RLE dan Huffman Decoding Citra terkompres JPEG Citra asli Kompresi JPEG Rekonstruksi JPEG - Kompresi Citra JPEG / video MPEG: 4Insentif RISTEK, 20 Desember 2011 DCT : discrete cosine transform

5 Insentif RISTEK, 20 Desember Citra I(RGB) Inisialisasi matriks DC Inisialisasi tabel coding Baca blok I(RGB) 8x8 pixel I(RGB) 8x8 pixel  I(YCbCr) DCT untuk Y, Cb, dan Cr Kuantisasi hasil DCT Coding hasil Kuantisasi Semua blok sudah dilakukan ? Bit stream hasil coding File Citra.jpg Y T DC x = DCT ÷ F = F* = 1. Pendahuluan : Latar Belakang Masalah

6 Pembagian blok citra Transformasi warna DCT Terkuantisasi Coding Rekonstruksi blok citra Transformasi warna invers QDC Terkuantisasi Invers Decoding Citra terkompresi Citra asli Kompresi citra Rekonstruksi citra 6Insentif RISTEK, 20 Desember 2011

7 Pembagian blok citra Transformasi warna DCT Terkuantisasi Coding Rekonstruksi blok citra Transformasi warna invers QDC Terkuantisasi Invers Decoding Video terkompresi Kompresi citra Rekonstruksi citra IBBBPBBBPBBBI 7Insentif RISTEK, 20 Desember 2011

8 • Bagaimana mengintegrasikan proses kuantisasi ke dalam rumus DCT • sehingga dihasilkan satu rumus yaitu DCT-terkuantisasi (quantized discrete cosine transform atau QDCT). • Bagaimana mengimplementasikan algoritma QDCT yang dapat mempercepat proses kompresi citra/video. • Bagaimana mengembangkan algoritma coding yang lebih optimal untuk menghasilkan rasio dan kualitas kompresi yang lebih tinggi. • Bagaimana mengembangkan satu perangkat lunak yang dapat melakukan kompresi data multimedia disertai dengan pengamanan yang lebih terjamin. 8Insentif RISTEK, 20 Desember 2011

9 • Mengembangkan satu persamaan DCT-terkuantisasi (QDCT) yang dapat menhitung DCT dan kuantisasi dalam satu proses. • Mengembangkan algoritma dan source code QDCT. • Mengembangkan algoritma coding yang lebih optimal • Mengembangkan perangkat lunak kompresi data multimedia dan pengamanannya. 9Insentif RISTEK, 20 Desember 2011

10 10 2. Rancangan Penelitian : Kompresi dan pengamanan data rahasia multimedia

11 Insentif RISTEK, 20 Desember Citra I(RGB) Inisialisasi matriks DC Inisialisasi tabel coding Baca blok I(RGB) 8x8 pixel I(RGB) 8x8 pixel  I(YCbCr) QDCT untuk Y, Cb, dan Cr Coding hasil Kuantisasi Semua blok sudah dilakukan ? Bit stream hasil coding File Citra.jpg Y T QDCT F = dimana 3. Pengembangan Perangkat Lunak

12 12Insentif RISTEK, 20 Desember Quality (dB) Compression Ratio Our algorithmJPEG (Photoshop) Quality (dB) Compression Ratio JPEG (Photoshop)Our algorithm

13 13Insentif RISTEK, 20 Desember 2011 NoCitra Kapasitas (KB) Ukuran (pixel) Kecepatan proses (ms) DCT + QQDCT Peningkatan (%) 1Citra x ,79 2Citra x ,46 3Citra x ,91 4Citra x ,33 5Citra x ,78 6Citra x ,28 7Citra x ,33 8Citra x ,73 9Citra x Citra x ,19 11Citra x ,90

14 14Insentif RISTEK, 20 Desember 2011 • Jumlah operasi perkalian dan penjumlahan pada proses QDCT cukup besar. Apakah masih dapat diminimalkan? • Bagaimana mentransformasikan algoritma QDCT (dari poin pertama) kedalam bentuk disain rangkaian elektronika. • Bagaimana mengimplementasikan hasil disain rangkaian elektronik (pada poin kedua) kedalam IC FPGA.

15 • Membuat IC (perangkat keras) proses QDCT dengan performence yang lebih baik • IC ini dapat menjadi bagian dari komponen kamera foto atau kamera video digital yang banyak digunakan dalam perangkat keras TIK. 15Insentif RISTEK, 20 Desember 2011

16 Analisis data elemen matriks QDC : 16Insentif RISTEK, 20 Desember QDC =

17 Minimalisasi jumlah perkalian dan penjumlahan dalam proses QDCT : 17Insentif RISTEK, 20 Desember 2011

18 18Insentif RISTEK, 20 Desember 2011 Minimalisasi jumlah perkalian dan penjumlahan dalam proses QDCT : (T. C. Chen, 1988), (B. G. Lee, 2002).

19 19Insentif RISTEK, 20 Desember 2011 Minimalisasi jumlah perkalian dan penjumlahan dalam proses QDCT : y 0 = C q4 *( z 2 + z 3 ), y 4 = C q4 *( z 2 – z 3 ) y 2 = (C q2 – C q6 )* z 0 + p y 6 = p – ( (C q2 + C q6 )*z 1 ) dimana p = C q6 *( z 0 + z 1 ) y 1 = d - e - h + k y 3 = c - f - g + k y 5 = b - f - h + k y 7 = a -e - g + k dimana a=(–C q1 + C q3 + C q5 – C q7 )*j 0 ; b=(C q1 + C q3 – C q5 +C q7 )* j 1 ; c=(C q1 + C q3 + C q5 – C q7 )*j 2 ; d=(C q1 + C q3 – C q5 – C q7 )* j 3 ; e=(C q3 - C q7 )*s 0 ; f=(C q1 + C q3 )*s 1 ; g=(C q3 + C q5 )*s 2 ; h=(C q3 - C q5 )*s 3 ; k=C q3 *s 4 ; i 0 =x(0)+x(7), i 1 =x(1)+x(6), i 2 =x(2)+x(5), i 3 =x(3)+x(4), j 0 =x(3)-x(4), j 1 =x(2)-x(5), j 2 =x(1)-x(6), j 3 =x(0)-x(7), z 0 =i 0 – i 3, z 1 =i 1 – i 2, z 2 =i 0 + i 3, z 3 =i 1 + i 2, z 4 =z 2 - z 3, z 5 =z 2 + z 3, z 6 =z 0 + z 1, s 0 =j 0 + j 3, s 1 =j 1 + j 2, s 2 =j 0 + j 2, s 3 =j 1 + j 3, dan s 4 =j 0 + j 1 + j 2 + j 3. Jumlah perkalian 64  14 (reduksi 78%) Jumlah penjumlahan/pengurangan 56  32 (reduksi 78%)

20 20Insentif RISTEK, 20 Desember 2011 NoNama CitraUkuran Citra Kecepatan proses kompresi (ms) DCT + QQDCTFQDCT Peningkatan (%) 1Image 1529 x ,79 2Image 2486 x ,46 3Image 3460 x ,91 4Image 4576 x ,33 5Image 5432 x ,78 6Image 6512 x ,28 7Image 7512 x ,33 8Image 8720 x ,73 9Image 9720 x Image x ,19 11Image x ,90

21 21Insentif RISTEK, 20 Desember 2011

22 22Insentif RISTEK, 20 Desember 2011

23 23Insentif RISTEK, 20 Desember 2011 Programmable Interconnect I/O Blocks (IOBs) Configurable Logic Blocks (CLBs)

24 24Insentif RISTEK, 20 Desember 2011

25 25Insentif RISTEK, 20 Desember 2011 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity Reg_QDC is Port ( Cf1 : out std_logic_vector(11 downto 0); Cf2 : out std_logic_vector(11 downto 0); Cf3 : out std_logic_vector(11 downto 0); Cf4 : out std_logic_vector(11 downto 0); Cf5 : out std_logic_vector(11 downto 0); Cf6 : out std_logic_vector(11 downto 0); Cf7 : out std_logic_vector(11 downto 0); Cf8 : out std_logic_vector(11 downto 0); Cf9 : out std_logic_vector(11 downto 0); Cf10 : out std_logic_vector(11 downto 0); Cf11 : out std_logic_vector(11 downto 0); Cf12 : out std_logic_vector(11 downto 0); Cf13 : out std_logic_vector(11 downto 0); LOADCoef : in STD_LOGIC); end Reg_QDC; architecture Behavioral of Reg_QDC is signal Coef1 : std_logic_vector(11 downto 0) := " "; signal Coef2: std_logic_vector(11 downto 0) := " "; signal Coef3 : std_logic_vector(11 downto 0) := " "; signal Coef4 : std_logic_vector(11 downto 0) := " "; signal Coef5 : std_logic_vector(11 downto 0) := " "; signal Coef6 : std_logic_vector(11 downto 0) := " "; signal Coef7 : std_logic_vector(11 downto 0) := " "; signal Coef8: std_logic_vector(11 downto 0) := " "; signal Coef9 : std_logic_vector(11 downto 0) := " "; signal regCoef10 : std_logic_vector(11 downto 0); signal regCoef11 : std_logic_vector(11 downto 0); signal regCoef12 : std_logic_vector(11 downto 0); signal regCoef13 : std_logic_vector(11 downto 0); begin coefDCT : process (LOADCoef, Coef1,Coef2,Coef3,Coef4,Coef5,Coef6,Coef7,Coef8,Coef9,Coef10,Coef11,C oef12,Coef13,regCoef1,regCoef2,regCoef3,regCoef4,regCoef5,regCoef6,re gCoef7,regCoef8,regCoef9,regCoef10,regCoef11,regCoef12,regCoef13) begin if LOADCoef = '1' then regCoef1 <= Coef1; regCoef2 <= Coef2; regCoef3 <= Coef3; regCoef4 <= Coef4; regCoef5 <= Coef5; regCoef6 <= Coef6; regCoef7 <= Coef7; regCoef8 <= Coef8; regCoef9 <= Coef9; regCoef10 <= Coef10; regCoef11 <= Coef11; regCoef12 <= Coef12; regCoef13 <= Coef13; end if; end process; Cf1 <= regCoef1 ; Cf2 <= regCoef2 ; Cf3 <= regCoef3 ; Cf4 <= regCoef4 ; Cf5 <= regCoef5 ; Cf6 <= regCoef6 ; Cf7 <= regCoef7 ; Cf8 <= regCoef8 ; Cf9 <= regCoef9 ; Cf10 <= regCoef10 ; Cf11 <= regCoef11 ; Cf12 <= regCoef12 ; Cf13 <= regCoef13 ; end Behavioral; Bahasa VHDL (Very High Speed Integrated Circuit Hardware Description Language)

26 26Insentif RISTEK, 20 Desember 2011

27 27Insentif RISTEK, 20 Desember 2011

28 28Insentif RISTEK, 20 Desember 2011


Download ppt "PENELITI : Sarifuddin Madenda (PROF., Dr.), Ernastuti (Dr.), Edi Sukirman (Dr.) dan Lingga Hermanto (SSi., MMSi)"

Presentasi serupa


Iklan oleh Google