Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

Arsitektur & Organisasi Komputer IVIII / 1 MULTIPLE BUS VIII I. II. Tujuan Instruksional khusus Mahasiswa dapat mengerti dan memahami hardware yang berjumlah.

Presentasi serupa


Presentasi berjudul: "Arsitektur & Organisasi Komputer IVIII / 1 MULTIPLE BUS VIII I. II. Tujuan Instruksional khusus Mahasiswa dapat mengerti dan memahami hardware yang berjumlah."— Transcript presentasi:

1 Arsitektur & Organisasi Komputer IVIII / 1 MULTIPLE BUS VIII I. II. Tujuan Instruksional khusus Mahasiswa dapat mengerti dan memahami hardware yang berjumlah banyak dihubungkan kepada bus Daftar Materi Pembahasan Hirarki Multiple Bus Sebuah struktur tradisional bus Elemen-elemen rancangan Bus Jenis Metode Arbitrasi Lebar bus Jenis Transfer Data Timing Ratna Mutu Manikam, Skom, MT Teknik Informatika FTI UMB

2 Arsitektur & Organisasi Komputer I (a) Arsitektur Berkinerja Tinggi VIII / 3 Ratna Mutu Manikam, Skom, MT Teknik Informatika FTI UMB

3 Arsitektur & Organisasi Komputer IVIII / 5 Sangat mungkin untuk menghubungkan pengontrol I/O secara langsung dengan bus sistem. Penyelesaian yang lebih efisien untuk masalah ini adalah dengan memanfaatkan satu bus ekspansi atau lebih. Interface bus ekspansi mem-buffer-kan transfer data antara bus sistem dengan pengontrol I/O pada bus ekspansi. Pengaturan seperti ini memungkinkan sistem mendukung bermacam-macam perangkat I/O dan sekaligus melindungi lalu-lintas dari memori ke prosesor dari lalu-lintas I/O. Contoh: oooooooo Koneksi jaringan LAN (Local Area Network) seperti ethernet 10 Mbps Koneksi Wan (Wide Area Network) seperti jaringan paket switching SCSI (small Computer System Interface) untuk mengdukung disk drive dan periperal lainnya. Sebuah serial port dapat mendukung sebuah printer atau scanner. Arsitektur bus tradisional cukup efisien, namun mulai mengalami penurunan dengan semakin tingginya kinerja pada perangkat I/O. Solusinya oleh industri adalah membuat bus berkecepatan tinggi yang terintegrasi dengan system, dengan memerlukan bridge antara prosesor dengan bus berkecepatan tinggi, yang dikenal sebagai arsitektur mezzanine. Gambar 8-1 (b) menggambarkan realisasi pendekatan. Bus local menghubungkan prosesor dengan pengontrol cache, kemudian dihubungkan dengan bus system yang mendukung memori utama. Pengontrol cache terintegrasi dengan sebuah bridge atau perangkat buffering, yang terhubung dengan bus berkecepatan tinggi. Bus ini mendukung koneksi dengan LAN berkecepatan tinggi, seperti FDDI (Fuber Distributed Data Interface) berkecepatan 100 MBps, pengontrol workstation video dan grafis dan pengontrol interface untuk bus-bus periperal local, missal SCSI dan P1394. P1394 adalah bus berkecepatan tinggi dirancang khusus untuk mendukung perangkat I/O berkapasitas tinggi. Perangkat berkecepatan lebih rendah masih didukung oleh bus ekspansi, dengan lalu lintas buffering interface antara bus ekspansi dengan bus berkecepatan tinggi. Ratna Mutu Manikam, Skom, MT Teknik Informatika FTI UMB


Download ppt "Arsitektur & Organisasi Komputer IVIII / 1 MULTIPLE BUS VIII I. II. Tujuan Instruksional khusus Mahasiswa dapat mengerti dan memahami hardware yang berjumlah."

Presentasi serupa


Iklan oleh Google