Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

1 IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor 2 Oktober 2002 Bobby Nazief Johny Moningka

Presentasi serupa


Presentasi berjudul: "1 IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor 2 Oktober 2002 Bobby Nazief Johny Moningka"— Transcript presentasi:

1 1 IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor 2 Oktober 2002 Bobby Nazief Johny Moningka bahan kuliah: Sumber: 1. Hamacher. Computer Organization, ed Materi kuliah CS152, th. 1997, UCB.

2 2 Outline Materi Kuliah (revisi) 01. Pendahuluan (1) 02. Set Instruksi (2.1 – 2.4) 03. Bahasa Rakitan AVR 04. Assembler (AVR Assembler) 05. Prosesor (3) 06. Prosesor (3) 07. Memori (5) 08. Memori (5) 09. I/O (4) 10. Aritmatika (6) 11. Aritmatika (6) 12. Interupsi, Peripheral (9) 13. Pipeline (7) 14. Dukungan HLL/OS 15. Reserve Tugas Pemrograman #1: Data X’fer, A&L #2: Condition & Branch #3: SubRutin #4: I/O #5: Proyek Kelompok

3 3 Solusi PR #1 CO: [75] (2.2) = 0x2C = 44, ‘,’ (koma) (2.3)[1000]=‘J’, [1001]=‘o’, [1002]=‘h’, [1003]=‘n’, [1004]=‘s’, [1005]=‘o’, [1006]=‘n’ (2.5)LoadA; Acc  [A] MultiplyB; Acc  [A] x [B] StoreTMP; TMP  Acc LoadC; Acc  [C] MultiplyD; Acc  [C] x [D] AddTMP; Acc  Acc + [TMP] (2.10); R1=1200, R2=4600 Move20(R1),R5; EA= =1220 Load#3000,R5; 3000 ada di dalam instruksi StoreR5,20(R1,R2); EA= =5820 Add-(R2),R5; EA=4600-1=4599 Sub(R1)+,R5; EA=1200

4 4 Solusi PR #1 CO: (2.14)a.LoadR1,(R5)+; pop item #1 LoadR2,(R5)+; pop item #2 AddR1,R2; R1  R1 + R2 Store-(R5),R1; push R1 (2.14)b.LoadR3,4(R5); R3  M[R5+4] ; R5+4 points to item #5 (2.14)c.AddR5,#10; R5  R ; R5 points to item #11 ; item #1 is at TOS

5 5 Solusi PR #1 Instruksi AVR: [25] (a)Arithmetic & Logic (10) ADD, ADC, SUB, SBC, SUBI, AND, OR, INC, DEC, CLR (b)Data Transfer (10) MOV, LDI, LDD, STD, LD, ST, LDS, STS, LD X+, ST X+, LD –X, ST –X (c)Branch (10) BREQ, BRNE, BRGE, BRLT, RCALL, ICALL, RET, RJMP, IJMP, BRSH (d)Bit & Bit-test (10) CLC, CLZ, CLN, BCLR, SEC, LSL, LSR, ROL, ROR, ASR

6 6 Tugas Lab. No DSEG 2.x:.BYTE3 3.y:.BYTE3 4.z:.BYTE3 5.; 6..CSEG 7. ldiXH,high(x) 8. ldiXL,low(x) 9. ldiYH,high(y) 10. ldiYL,low(y) 11. ldiZH,high(z) 12. ldiZL,low(z) 13. ldr1,X+ 14. ldr2,Y+ 15. addr1,r2 16. stZ+,r1 17. ldr1,X+ 18. ldr2,Y+ 19. addr1,r2 20. stZ+,r1 21. ldr1,X+ 22. ldr2,Y+ 23. addr1,r2 24. stZ+,r1 25. nop °Inisialisasi data: Register: r1=r2=0, r26=r27=r28=r29=r30=r31=0xFF Memori: [0x0060]=0x01, 0x10, 0x03 [0x0063]=0x0F, 0x70, 0xFD [0x0066]=0xFF, 0xFF, 0xFF °Inspeksi isi register: r1, r2, Flags (H,S,V,N,Z,C), X, Y, Z, PC °Inspeksi isi memori: M[0x0066], M[0x0067], M[0x0068]

7 7 Prosesor

8 8 Prosesor: Control & Datapath Processor (active) Computer Control (“brain”) Datapath (“brawn”) Memory (passive) (where programs, data live when running) Devices Input Output

9 9 Organisasi Prosesor (Single-bus) Y Z MDR MAR PC TEMP R(n-1) R0 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Control lines Memory bus ALU control lines Control Unit Datapath Unit

10 10 Eksekusi instruksi yang ukurannya tetap do { 1. IR  M[PC]// Fetch instruksi 2. PC  PC + d// Tunjuk ke lokasi instruksi berikutnya 3. Eksekusi instruksi } while (!stop) Eksekusi instruksi yang ukurannya bervariasi do { do {// Fetch instruksi IR  M[PC] PC  PC + d } while (!end-of-instruction) Eksekusi instruksi } while (!stop) Siklus Eksekusi Instruksi

11 11 Operasi-operasi Dasar & Waktu Eksekusi °Operasi-operasi Dasar: Mengambil (fetching) Data dari Memori Menyimpan (storing) Data ke Memori Pertukaran Data Antar-Register Operasi Aritmatika & Logika di Datapath °Waktu Eksekusi Gate Delay -Waktu yang dibutuhkan output suatu gerbang logika berubah sesuai kondisi inputnya Register’s Delay -Waktu yang dibutuhkan isi register berubah sesuai inputnya

12 12 Mengambil Data dari Memori Instruksi: LDR2,(R1); R2  M[R1] Langkah-langkah: 1.MAR  R1 2.Read 3.Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // MDR  M[MAR] 4.R2  MDR Y Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Read MFC

13 13 Menyimpan Data ke Memori Instruksi: ST(R1),R2; M[R1]  R2 Langkah-langkah: 1.MAR  R1 2.MDR  R2, Write 3.Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // M[MAR]  MDR Y Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Write MFC

14 14 Asynchronous vs. Synchronous Transfer °Asynchronous Transfer: Transfer data di-inisiasi oleh salah satu peranti (mis. CPU) Transfer data baru dapat terjadi jika peranti pemilik data (mis. Memori) siap (mis. memberikan sinyal MFC) memasok data Memungkinkan transfer data antar-peranti dengan kecepatan yang berbeda-beda °Synchronous Setiap peranti yang bertukaran data mengacu pada 1 clock yang sama Transfer data berlangsung pada waktu-waktu tertentu mengikuti clock acuan Implementasi lebih sederhana Kecepatan transfer ditentukan peranti yang paling lambat

15 15 Pertukaran Data Antar-Register: Input & Output Gating 1 bit line of common bus Z in Z out 3-state switch S R _Q_Q Q output: 1, 0, open-circuit 1-bit busZ in Q X 0Q Z out Qoutput 0 X3-state Operasi Tulis Operasi Baca memungkinkan peranti lain menggunakan bus operasi tulis & baca dilakukan secara bergantian

16 16 Pertukaran Data Antar-Register Instruksi: MOV R4,R1 ; R4  R1 Langkah-langkah: 1.Enable output of R1 // setting R1 out to 1 2.Enable input of R4 // setting R4 in to 1 R4 R1 X X X X R1 in R1 out R4 in R4 out

17 17 Operasi Aritmatika dan Logika Instruksi: ADD R1,R2 ; R1  R1 + R2 Langkah-langkah: 1.R1 out, Y in 2.R2 out, Add, Z in 3.Z out, R1 in Y Z Ri ALU A B X X X X X X Ri in Ri out Y in Y out Z in Z out Add


Download ppt "1 IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor 2 Oktober 2002 Bobby Nazief Johny Moningka"

Presentasi serupa


Iklan oleh Google