Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

PDH Plesiochronous Digital Hierarchy 1.1 Tujuan  Mengetahui Standarisasi Bit Rate versi ANSI dan CEPT.  Mengetahui struktur frame PDH versi CEPT 

Presentasi serupa


Presentasi berjudul: "PDH Plesiochronous Digital Hierarchy 1.1 Tujuan  Mengetahui Standarisasi Bit Rate versi ANSI dan CEPT.  Mengetahui struktur frame PDH versi CEPT "— Transcript presentasi:

1

2 PDH Plesiochronous Digital Hierarchy

3 1.1 Tujuan  Mengetahui Standarisasi Bit Rate versi ANSI dan CEPT.  Mengetahui struktur frame PDH versi CEPT  Mengetahui fitur operasi Mux dan Demux.

4 : Definisi :PDH merupakan salah satu bentuk tingkatan multiplexing yang berasal dari beberapa sinyal dengan bit rate rendah menjadi sinyal yang memiliki bit rate yang lebih tinggi. Metode multiplexing yang digunakan PDH adalah bit by bit interleave. 1.2 Bit rate berdasarkan ANSI dan CEPT

5  Standarisasi bit rate pada PDH Terdapat dua macam hirarki multiplexing yang ada di dunia : 1. Standarisasi multiplexing PDH berdasarkan ANSI dengan bit rate dasar 1,5 Mbps. Standarisasi ini digunakan di Amerika. 2. Standarisasi multiplexing PDH berdasarkan CEPT dengan bit rate dasar 2 Mbps. Standarisasi ini digunakan di Eropa. Indonesia juga menggunakan standarisasi ini.

6 45 Mbps 34 Mbps 6 Mbps 140 Mbps 1,5 Mbps 2 Mbps Tributary Channel 64Kbps 8 Mbps  Perbandingan antara hirarki ANSI dan CEPT PDH - CEPT PDH - ANSI

7 3 level multiplexing berdasarkan standar CEPT dimulai dengan bit rate 2 Mbps Mbps 8 Mbps 34 Mbps 140 Mbps

8 1.3 Struktur frame sinyal PDH Setiap sinyal pada hirarki PDH - CEPT mempunyai struktur frame khusus, yaitu : JBCBTBD+NFAS

9 1.4 Multiplexing/Demultiplexing Sinyal PDH Multiplexing pada PDH dihasilkan dari penggabungan beberapa input melalui metode Bit by Bit Interleaving, yaitu proses multiplexing secara bergantian bit demi bit. Seperti tampak pada gambar dibawah ini :

10 1.5 Kesimpulan 1. Bit rate PDH menurut ANSI : 1,5Mbps-->6Mbps-->45Mbps 2. Bit rate PDH menurut CEPT: 2Mbps-->8Mbps-->34Mbps -->140Mbps 3. Multiplexing bit demi bit 4. Tak ada frame sinkronisasi untuk input Back

11  Justification Opportunit Bits Merupakan bit yang menandakan bit Justifikasi atau bit tributari Back

12  Justification Control Bits Merupakan bit yang menandakan apakah blok “JB” membawa bit tributary atau bit Justifikasi Back

13  Tributary Bit Merupakan bit - bit tributary dari kanal-kanal individual (1-4) Back

14  D+N Service Bits Merupakan bit yang menandakan status arah pentransmisian yang berlawanan Back

15  Frame Alignment Signal Merupakan bit untuk sinkronisasi sinyal sisi terima Back

16 Seperti nampak pada gambar bahwa pada setiap satu frame terdapat satu FAS. Selain memultiplexing bit informasi MUX juga memultiplexing bit-bit FAS. MUX juga berfungsi untuk menghasilkan sinyal FAS lengkap (tanpa interleaving). Dalam memultiplexing bit-bit, baik bit informasi dan bit FAS, MUX akan mendeteksi berapa FAS interleaving yang telah dimultiplexing. Seperti pada contoh yaitu dua masukan, apabila telah terdapat 2 FAS Interleaving yang berarti juga telah memultiplexing dua frame, maka MUX menyisipkan sinyal FAS lengkap. Untuk lebih jelasnya lihat gambar dibawah ini :

17 Back


Download ppt "PDH Plesiochronous Digital Hierarchy 1.1 Tujuan  Mengetahui Standarisasi Bit Rate versi ANSI dan CEPT.  Mengetahui struktur frame PDH versi CEPT "

Presentasi serupa


Iklan oleh Google