Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

Bab 13 Rangkaian Logika Digital CMOS. Pendahuluan Perkembangan teknologi digital saat ini didukung oleh teknologi CMOS Perkembangan teknologi digital.

Presentasi serupa


Presentasi berjudul: "Bab 13 Rangkaian Logika Digital CMOS. Pendahuluan Perkembangan teknologi digital saat ini didukung oleh teknologi CMOS Perkembangan teknologi digital."— Transcript presentasi:

1 Bab 13 Rangkaian Logika Digital CMOS

2 Pendahuluan Perkembangan teknologi digital saat ini didukung oleh teknologi CMOS Perkembangan teknologi digital saat ini didukung oleh teknologi CMOS Keuntungan teknologi CMOS Keuntungan teknologi CMOS –Daya rendah –Tidak mengalami degenerasi –Scaling lebih mudah

3 Rangkaian Logika Inverter Simbol Simbol

4 Kurva Karakteristik Transfer Inverter NMOS Inverter NMOS VTC VTC

5 Kurva Karakteristik Transfer VTC Inverter CMOS dengan Pendekatan Garis Lurus VTC Inverter CMOS dengan Pendekatan Garis Lurus Besaran pada VTC Besaran pada VTC –VOL magnituda tegangan output pada logika dalah/ rendah (0) –VOH magnituda tegangan output pada logika benar/ tinggi (1) –VIL manituda tegangan input maksimum yang dikenali sebagai logika salah/ rendah (0) –VIH magnituda tegangan minimum yang dikenali sebagai logika benar/ tinggi (1)

6 Noise Margin Kesalahan pengenalan logika dapat terjadi saat Kesalahan pengenalan logika dapat terjadi saat –Ouput gerbang logika sebelumnya (V OH atau V OL ) dekat batas pengenalan logika input (V IH atau V IL ) gerbang berikutnya –Masuk tambahan derau sehingga batas terlampaui Ketahanan terhadap besaran noise: Noise Margin Ketahanan terhadap besaran noise: Noise Margin

7 Definisi Besaran pada VTC V IL adalah tegangan saat magnituda slope VTC naik melewati 1 V IL adalah tegangan saat magnituda slope VTC naik melewati 1 V IL adalah tegangan saat magnituda slope VTC turun melewati 1 V IL adalah tegangan saat magnituda slope VTC turun melewati 1 V IM adalah magnituda tegangan dimana input dan ouput bernilai sama V IM adalah magnituda tegangan dimana input dan ouput bernilai sama

8 VTC Ideal (NMOS) Besaran tegangan Besaran tegangan

9 Implementasi Inverter NMOS (atau juga NPN) Transistor sebagai saklar ke tegangan terendah dan resistor pull-up NMOS (atau juga NPN) Transistor sebagai saklar ke tegangan terendah dan resistor pull-up –Saat cut-off mendekati ideal –Saat konduksi ada resistansi “on”

10 Implementasi Inverter NMOS sebagai sebagai saklar ke tegangan terendah dan PMOS saklar ke tegangan tertinggi NMOS sebagai sebagai saklar ke tegangan terendah dan PMOS saklar ke tegangan tertinggi

11 Implementasi Inverter Current Steering pada ECL menggunakan pasangan transistor diferensial Current Steering pada ECL menggunakan pasangan transistor diferensial

12 Contoh 13.1 a) Turunkan persamaan V OH, V OL, V IL, V IH dan V IM (abaikan ), nyatakan dalam besaran V DD, V t. dan k n R D ≡1/V x. b) Tunjukkan bahwa V x adalah parameter perancangan inverter dan cari nilai V x sehingga V IM =V DD /2. c) Carilah nilai numerik parameter di atas untuk V DD =1,8V dan V t =0,5V denganV x pada (b). d) Untuk k n ’=300uA/V 2 dan W/L=1,5, carilah nilai R D dan gunakan untuk menentukan disipasi rata-rata inverter dengan mengasumsikan logika nol dan satu masing-masing setengah perioda

13 Contoh 13.1 Perhatikan rangkaian dan definisi parameter tegangan pada gambar berikut Perhatikan rangkaian dan definisi parameter tegangan pada gambar berikut

14 Contoh 13.1 Tegangan V OH terjadi saat tegangan input di bawah tegangan threshold sehingga Tegangan V OH terjadi saat tegangan input di bawah tegangan threshold sehingga Bila tegangan input diperbesar, maka transistor akan masuk keadaan saturasi dan tegangan output rangkaian akan mengalami penurunan V IL terjadi saat slope mencapai -1 Bila tegangan input diperbesar, maka transistor akan masuk keadaan saturasi dan tegangan output rangkaian akan mengalami penurunan V IL terjadi saat slope mencapai -1

15 Contoh 13.1 Untuk slope -1 Saat tegangan input dan output sama Bila tegangan input terus diperbesar, transistor memasuki keadaan trioda

16 Contoh 13.1 Teganganan output V OC saat perubahan mode kerja dari saturasi ke trioda dan sehingga Teganganan output V OC saat perubahan mode kerja dari saturasi ke trioda dan sehingga

17 Contoh 13.1 Saat transistor trioda Saat transistor trioda Tegangan V IH terjadi saat slope VTC -1 Tegangan V IH terjadi saat slope VTC -1

18 Contoh 13.1 Dari hasil sebelumnya dan dapat dieroleh dan Dari hasil sebelumnya dan dapat dieroleh dan Untuk menentukan V OL gunakan input v I =V OH =V DD Untuk menentukan V OL gunakan input v I =V OH =V DD sehingga sehingga

19 Contoh 13.1 Cara lain untuk melihat VOL adalah dengan melihat resistansi DS NMOS Cara lain untuk melihat VOL adalah dengan melihat resistansi DS NMOS Untuk menentukan nilai V x dengam membuat V M =V DD /2 Untuk menentukan nilai V x dengam membuat V M =V DD /2

20 Contoh 13.1 Nilai numerik Nilai numerik

21 Contoh 13.1 Menentukan R D, gunakan arus catu saat tegangan output rendah daya pada interval output tegangan rendah Menentukan R D, gunakan arus catu saat tegangan output rendah daya pada interval output tegangan rendah daya rata-rata bila duty cycle 50% daya rata-rata bila duty cycle 50%

22 Contoh 13.2

23 Resistor memerlukan area yang luas pada rangkaian terintegrasi, untuk mengatasinya digunakan “dioda” MOSFET Resistor memerlukan area yang luas pada rangkaian terintegrasi, untuk mengatasinya digunakan “dioda” MOSFET Dengan mengabaikan dan body effect carilah V OH, V OL, V IL, V IH dan V M. Nyatakan dalam V DD, V t dan kr=√(k n1 /k n2 ) Dengan mengabaikan dan body effect carilah V OH, V OL, V IL, V IH dan V M. Nyatakan dalam V DD, V t dan kr=√(k n1 /k n2 ) Untuk V DD =1,8V, V t =0,5V, (W/L) 1 =5 dan (W/L) 2 =1/5, hitung nilai numerik parameter di atas Untuk V DD =1,8V, V t =0,5V, (W/L) 1 =5 dan (W/L) 2 =1/5, hitung nilai numerik parameter di atas Jika k n ’=300uA/V 2, tentukan daya disipasi pada tiap keadaan logika Jika k n ’=300uA/V 2, tentukan daya disipasi pada tiap keadaan logika

24 Disipasi Daya Pada VLSI, asal disipasi daya Pada VLSI, asal disipasi daya –Disipasi daya statik –Disipasi daya dinamik Disipasi daya statik: terjadi pada keadaan logika tetap Disipasi daya statik: terjadi pada keadaan logika tetap –Saat input low, transistor cut-off tidak ada arus –Saat input high, output low resistor pull-up mendidipasi daya mendekati Disipasi daya dinamik: terjadi saat perubahan keadaan logika Disipasi daya dinamik: terjadi saat perubahan keadaan logika

25 Disipasi Daya Pemodelan untuk disipasi daya dinamik Pemodelan untuk disipasi daya dinamik –Saat input low –Beban kapasitif (gate) gerbang logika berikutnya akan mengalami pengisian muatan dari catu daya melalui resistor Saat input high, beban kapasitif akan mengalami pengosongan muatan oleh transistor

26 Disipasi Daya Pada saat logika output high, kapasitor terisi muatan, daya sesaat saat arus mengalir Pada saat logika output high, kapasitor terisi muatan, daya sesaat saat arus mengalir Energi yang disalurkan dengan muatan tersimpan Energi yang disalurkan dengan muatan tersimpan Energi tersalurkan dari catu daya Energi tersalurkan dari catu daya Energi tersimpan dalam kapasitansi Energi tersimpan dalam kapasitansi Energi terdisipasi menjadi panas Energi terdisipasi menjadi panas

27 Disipasi Daya Pada saat logika output kembali turun menjadi rendah, energi tersimpan didisipasi Pada saat logika output kembali turun menjadi rendah, energi tersimpan didisipasi Setiap siklus logika naik dan turun energi terdisipasi Setiap siklus logika naik dan turun energi terdisipasi Bila inverter beubah nilai logika dengan frekuensi f Hz maka daya disipasi dinamik Bila inverter beubah nilai logika dengan frekuensi f Hz maka daya disipasi dinamik

28 Delay Propagasi Adanya “rangkaian RC” membuat perilaku transient pada sinyal output sehingga tidak lagi “sempurna” Adanya “rangkaian RC” membuat perilaku transient pada sinyal output sehingga tidak lagi “sempurna” Pada output perubahan logika dilihat sebagai waktu tegangan output melewati batas 50% Pada output perubahan logika dilihat sebagai waktu tegangan output melewati batas 50% Besaran waktu tunda perubahan logika low ke high t PLH dan high ke low t PHL Besaran waktu tunda perubahan logika low ke high t PLH dan high ke low t PHL Waktu tunda rata-rata Waktu tunda rata-rata

29 Delay Propagasi Selang waktu minimum untuk satu siklus perubahan logika Selang waktu minimum untuk satu siklus perubahan logika Frekuensi switching maksimum Frekuensi switching maksimum Pemodelan respons waktu tegangan output gerbang logika mengikuti rangkaian RC orde 1. Pemodelan respons waktu tegangan output gerbang logika mengikuti rangkaian RC orde 1.

30 Contoh 13.3 Rangkaian berikut adalah rangkaian ekivalen sebuah gerbang inverter. Pada t=0, input berubah dari high ke low, tentukan delay t PLH bila R=25k  dan C=10fF Rangkaian berikut adalah rangkaian ekivalen sebuah gerbang inverter. Pada t=0, input berubah dari high ke low, tentukan delay t PLH bila R=25k  dan C=10fF

31 Contoh 13.3 Tegangan output akan berubah dari low ke high sehingga dapat ditentukan Tegangan output akan berubah dari low ke high sehingga dapat ditentukan Pada t=t PLH maka tegangan output mencapai 50% Pada t=t PLH maka tegangan output mencapai 50%

32 Waktu Transisi Selain menyebabkan penundaan perubahan logika, adanya perilaku orde 1 RC juga membuat padanya waktu transisi antar nilai logika Selain menyebabkan penundaan perubahan logika, adanya perilaku orde 1 RC juga membuat padanya waktu transisi antar nilai logika Besaran waktu perubahan transisi dinyatakan sebagai perubahan dari 10% ke 90% atau 90% ke 10% selang tegangan V OH dan V OL. Besaran waktu perubahan transisi dinyatakan sebagai perubahan dari 10% ke 90% atau 90% ke 10% selang tegangan V OH dan V OL.

33 Power-Delay Product dan Energy- Delay Product Delay dan disipasi saling berlawanan, memperkecil delay akan meningkatkan disipasi Delay dan disipasi saling berlawanan, memperkecil delay akan meningkatkan disipasi Definisi Figure of Merit Power-Delay Product Definisi Figure of Merit Power-Delay Product Dengan daya disipasi maka Dengan daya disipasi maka Bila inverter mengalami switching pada frekuensi maksimum maka Besaran ini adalah energi dikonsumsi saat transisi Bila inverter mengalami switching pada frekuensi maksimum maka Besaran ini adalah energi dikonsumsi saat transisi Besaran lain yang menunjukkan kemampuan inverter adalah Energy- Delay Product Besaran lain yang menunjukkan kemampuan inverter adalah Energy- Delay Product

34 Teknologi IC Digital Untuk Silikon Untuk Silikon


Download ppt "Bab 13 Rangkaian Logika Digital CMOS. Pendahuluan Perkembangan teknologi digital saat ini didukung oleh teknologi CMOS Perkembangan teknologi digital."

Presentasi serupa


Iklan oleh Google