Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

1 Elemen dasar memori semikonduktor disebut sel memori. Seluruh sel memori memiliki sifat : 1.Sel memori memiliki dua keadaan stabil (atau semi-stabil),

Presentasi serupa


Presentasi berjudul: "1 Elemen dasar memori semikonduktor disebut sel memori. Seluruh sel memori memiliki sifat : 1.Sel memori memiliki dua keadaan stabil (atau semi-stabil),"— Transcript presentasi:

1 1 Elemen dasar memori semikonduktor disebut sel memori. Seluruh sel memori memiliki sifat : 1.Sel memori memiliki dua keadaan stabil (atau semi-stabil), yg dapat digunakan untuk merepresentasikan 1 atau 0. 2.Sel memori mempunyai kemampuan untuk ditulis (sedikitnya satu kali). 3.Sel memori mempunyai kemampuan untuk dibaca 4.Informasi yg disimpan berupa: instruksi, operand dan informasi kontrol. MEMORI INTERNAL  Memori Semikonduktor

2 2 – Memori = S himpunan bit – Himpunan bit = S sel-sel memori internal – Sel adalah unit terkecil memori yg memiliki alamat – Ukuran sel tergantung pada arsitektur komputer – Berbasis byte addressing [indeks mengacu pada sebuah byte dalam memori]  Struktur Memori

3 3 Memory Cell Operation

4 4  Capacity  Speed: cycle time = access time + delay  Transfer rate (bandwidth)  Parameter Memori

5 5  Memori terdiri dari: l jumlah lokasi, masing- masing dapat menyimpan s jumlah bit  Kapasitas total memori adalah l x s bit.  Capacity

6 6 SymbolDefinisiIntel 8088Intel 8086PowerPC 601 wUkuran Word CPU16 bit 64 bit mJumlah bit pada logical memory address 20 bit 32 bit sJumlah bit pada unit terkecil 8 bit bUkuran data bus8 bit16 bit64 bit 2m2m Jumlah word (lokasi memori) 2 20 word 2 32 word 2 m × sKapasitas memori dalam bit 2 20 × 8 bit 2 32 × 8 bit Tabel memori pada beberapa CPU

7 7  Speed: adalah kecepatan operasi memori.  Speed diukur dengan dua parameter: access time t A dan cycle time t C.  Access time: waktu yg diperlukan memori untuk melengkapi operasi baca segera setelah menerima sinyal kontrol “read”  Umumnya access time pada operasi pembacaan dan penulisan adalah sama. Walaupun memori masih sibuk dgn beberapa operasi internal, terdapat waktu tambahan yg disebut recovery time t R.  Speed:

8 8  Selama recovery time t R, akses memori berikutnya (baca/tulis) tidak dapat dimulai.  Cycle time adalah total waktu access time dan recovery time : t C = t A + t R. Waktu ini adalah interval minimum yg diperlukan dari awal operasi memori ke awal operasi berikutnya.

9 9  Transfer rate (Bandwidth): adalah kecepatan transfer data (data transfer rate) memori; yg dinyatakan dalam jumlah byte per detik.  Transfer rate:

10 10 Hirarki memori

11 11  Random: tiap lokasi memiliki alamat fisik yg dapat diakses dengan waktu akses yg relatif sama {RAM}  Sequential: pembacaan suatu lokasi dilakukan berurut di mana setelah operasi baca atau tulis, maka head baca/tulis diletakkan di depan lokasi berikutnya. Karena itu waktu akses berbeda pada setiap lokasi {tape}  Semirandom (direct): pemilihan lokasi yg akan diakses menggunakan dua step: satu acak dan lainnya sekuensial {disk}  Access Method

12 12  Byte ordering : Big Endian and Little Endian  Big Endian dan Little Endian adalah istilah cara atau konvensi untuk menyimpan beberapa buah w/s byte data dari sebuah word data, jika w/s = n >1.  Cara Little Endian: menyimpan low byte pada alamat yg lebih kecil ( low address), berurut high byte di alamat yg lebih besar (high address).  Cara Big Endian menyimpan high byte di alamat yg lebih kecil, berurut sampai low byte di alamat yg lebih besar.

13 13  Tabel : ilustrasi kedua konvensi penyimpanan data word CPU berukuran 32-bit pada memori—setiap lokasi memori hanya mampu menyimpan data selebar 8-bit: Penyimpanan Little-endianPenyimpanan Big-endian Alamat memoriIsiAlamat memoriIsi 0b 7... b 0 0b b 24 1b b 8 1b b b b 8 3b b 24 3b 7... b 0

14 14  Implementasi byte ordering – Big endian: IBM 360/370, Motorola, MIPS, Sun Sparc – Little endian : Intel 80x86, DEC VAX / Alpha, Windows NT

15 15  Klasifikasi Memori

16 16  Semiconductor Memory Types

17 17

18 18 Semiconductor Memory Types

19 19 Semiconductor Memory RAM  Misnamed as all semiconductor memory is random access  Read/Write  Volatile  Temporary storage  Static or dynamic

20 20 Dynamic RAM Bits stored as charge in capacitors Charges leak Need refreshing even when powered Simpler construction Smaller per bit Less expensive Need refresh circuits Slower Main memory Essentially analogue  Level of charge determines value

21 21 Dynamic RAM Structure

22 22 DRAM Operation Address line active when bit read or written  Transistor switch closed (current flows) Write  Voltage to bit line  High for 1 low for 0  Then signal address line  Transfers charge to capacitor Read  Address line selected  transistor turns on  Charge from capacitor fed via bit line to sense amplifier  Compares with reference value to determine 0 or 1  Capacitor charge must be restored

23 23 Static RAM Bits stored as on/off switches No charges to leak No refreshing needed when powered More complex construction Larger per bit More expensive Does not need refresh circuits Faster Cache Digital  Uses flip-flops

24 24 Stating RAM Structure

25 25 Static RAM Operation Transistor arrangement gives stable logic state State 1  C 1 high, C 2 low  T 1 T 4 off, T 2 T 3 on State 0  C 2 high, C 1 low  T 1 T 4 on, T 2 T 3 off, Address line transistors T 5 T 6 is switch Write – apply value to B & compliment to B Read – value is on line B

26 26 SRAM v DRAM Both volatile  Power needed to preserve data Dynamic cell  Simpler to build, smaller  More dense  Less expensive  Needs refresh  Larger memory units Static  Faster  Cache

27 27 Read Only Memory (ROM) Permanent storage  Nonvolatile Microprogramming (see later) Library subroutines Systems programs (BIOS) Function tables

28 28 Types of ROM Written during manufacture  Very expensive for small runs Programmable (once)  PROM  Needs special equipment to program Read “mostly”  Erasable Programmable (EPROM)  Erased by UV  Electrically Erasable (EEPROM)  Takes much longer to write than read  Flash memory  Erase whole memory electrically

29 29 Organisation in detail A 16Mbit chip can be organised as 1M of 16 bit words A bit per chip system has 16 lots of 1Mbit chip with bit 1 of each word in chip 1 and so on A 16Mbit chip can be organised as a 2048 x 2048 x 4bit array  Reduces number of address pins  Multiplex row address and column address  11 pins to address (2 11 =2048)  Adding one more pin doubles range of values so x4 capacity

30 30 Refreshing Refresh circuit included on chip Disable chip Count through rows Read & Write back Takes time Slows down apparent performance

31 31 Typical 16 Mb DRAM (4M x 4)

32 32

33 33 Aristektur internal (struktur) ROM sangat kompleks dan karena itu pembahasan arsitektur ROM dapat kita sederhanakan seperti yang ditunjukkan Gambar di bawah. Pada arsitektur ROM 16 x 8 ini terdapat empat bagian dasar yaitu larik register, decoder baris, decoder kolom dan penyangga output. Larik Register Larik reg menyimpan data yang telah diprogram ke dalam ROM. Setiap reg berisi banyak sel-sel memori yang setara dengan ukuran word. Pada kasus ini, setiap reg menyimpan word 8-bit Kita dapat menetapkan posisi setiap register pd sebuah baris dan kolom khusus. Misalnya, reg 0 ada dalam baris 0, kolom 0, dan reg 9 ada dalam bari 1, kolom 2. Delapan keluaran data dari setiap reg dihubungkan ke bus data internal. Setiap reg mempunyai dua saluran masuk enable (E), keduanya harus dalam keadaan HIGH supaya data reg dapat ditempatkan pada bus. ARSITEKTUR ROM

34 34 ARSITEKTUR ROM

35 35 Decoder Alamat Kode alamat A3A2A1A0 yg digunakan menentukan isi register (8-bit) mana dalam larik yang akan ditempatkan pada bus data (enable). Bit-bit alamat A1A0 diumpankan ke decoder yg akan mengaktifkan atau memilih satu saluran baris-pilih dan bit-bit alamat A3A2 diumpankan pada decoder kedua yg akan mengaktifkan atau memilih satu saluran kolom-pilih. Hanya ada satu reg yg terpilih pada baris dan kolom oleh masukan alamat, dan reg inilah yang di-enable. Penyangga Output Reg yg di-enable oleh masukan alamat akan menempatkan data pd bus data. Data ini diumpankan ke penyangga output, yg akan melewatkan data ke keluaran-keluaran data eksternal, hal ini disediakan dgn =LOW. Jika = HIGH, maka penyangga output berada dalam keadaan impendansi tinggi (tristate), dan D7 sampai D1 akan mengambang. ARSITEKTUR ROM

36 36 ARSITEKTUR SEMIKONDUKTOR Seperti halnya arsitektur ROM, dia membantu untuk memikirkan RAM yang terdiri dari sejumlah register yang masing-masing menyimpan word data tunggal, dan masing-masing mempunyai sebuah alamat unik. Kapasitas word dari RAM khas misalnya 1K, 4K, 8K, 16K, 64K, 128K, 256K dan 1024K, dan dengan ukuran word 1, 4, atau 8 bit. kapasitas word dan ukuran word dapat diperluas dengan mengkombinasikan sejumlah chip memori.

37 37 ARSITEKTUR SEMIKONDUKTOR Gambar di bawah menunjukkan arsitektur RAM yang disederhanakan yang menyimpan 64 word, masing-masing word empat bit (yaikni memori 64 x 4). Word-word ini mempunyai rentang alamat dari 0 sampai 63 desimal. Untuk memilih salah satu dari 64 lokasi alamat untuk pembacaan atau penulisan, sebuah kode alamat biner dimasukkan pada sebuah sirkuit decoder. Karena 64 = 26, maka decoder memerlukan kode masukan sebanyak 6 bit. Setiap kode alamat mengaktifkan satu keluaran decoder yang pada gilirannya akan meng- enable register yang bersesuaian. Misalnya, anggaplah sebuah kode alamat yang diterapkan adalah: A5 A4 A3 A2 A1 A0 = Karena = 2610, maka keluaran decoder 26 akan high, memilih register 26 untuk suatu operasi baca atau tulis.

38 38 ARSITEKTUR SEMIKONDUKTOR


Download ppt "1 Elemen dasar memori semikonduktor disebut sel memori. Seluruh sel memori memiliki sifat : 1.Sel memori memiliki dua keadaan stabil (atau semi-stabil),"

Presentasi serupa


Iklan oleh Google