Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

TEK 2524 Organisasi Komputer Register dan Counter Bag.2 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:

Presentasi serupa


Presentasi berjudul: "TEK 2524 Organisasi Komputer Register dan Counter Bag.2 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:"— Transcript presentasi:

1 TEK 2524 Organisasi Komputer Register dan Counter Bag.2 Dosen: Abdillah, S.Si, MIT HP: Website:

2 Tujuan Mahasiswa memahami bagaimana cara kerja counter menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, menghitung mundur atau menghitung mulai dari bilangan yang lebih besar daripada nol.

3 Apa itu Counter? Counter merupakan register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detakannya. Dalam bentuk yang paling sederhana, piranti ini merupakan ekivalen elektronik dari sebuah odometer biner. Jenis lain dari counter dapat menghitung mundur atau menghitung mulai dari bilangan yang lebih besar daripada nol.

4 Ripple Counter Gambar di atas memperlihatkan sebuah ripple counter (pencacah riak) yang dibangun dengan flip-flop JK. Karena masukan J dan K terpasang pada tingkat tegangan tinggi, maka setiap flip-flop akan mengalami toggle ketika masukan detak menerima tepi negatif pulsa.

5 Cara Kerja Ripple Counter Jika CLR rendah, semua flip-flop akan direset dan menghasilkan kata digital Q 3 Q 2 Q 1 Q 0 = Jika CLR kembali pada logika tinggi, pencacah telah siap melaksanakan operasi. Karena flip-flop paling kanan menerima pulsa detak secara langsung, maka Q 0 akan mengalami toggle sekali setiap tepi negatif pulsa detak.

6 Selanjutnya Jika Q 0 berubah dari 1 menjadi 0, maka flip-flop Q 1 akan menerima sebuah tepi negatif pulsa dan menimbulkan toggle pada keluaran Q 1. Demikian selanjutnya jika sebuah flip-flop mengalami reset menjadi nol, maka akan menimbulkan toggle pada flip-flop berikutnya.

7 Controlled Ripple Counter Sebuah pencacah riak terkendali hanya akan mencacah pulsa-pulsa detak. Sinyal COUNT mengendalikan operasi pencacah.

8 Cara Kerja Controlled Ripple Counter Jika COUNT rendah, masukan J dan K akan menjadi rendah. Ini menyebabkan semua flip-flop tertahan dalam keadaan sebelumnya meskipun pulsa-pulsa detak terus memasuki pencacah. Bila COUNT tinggi, masukan J dan K ikut menjadi tinggi. Dalam hal ini pencacah akan bekerja sebagaimana telah dibahas sebelumnya, yakni setiap tepi negatif dari pulsa detak akan menambah 1 hitungan pada pencacah.

9 Synchronous Counter Pada pencacah riak, waktu tunda propagasi total adalah nt p. Ini menyebabkan pencacah riak terlalu lambat untuk beberapa pemakaian tertentu. Guna mengatasi masalah tersebut, dapat menggunakan sebuah synchronous counter (pencacah sinkron).

10 Cara Kerja Synchronous Counter CLR yang rendah akan mereset pencacah menjadi Q = Ketika sinyal CLR kembali pada keadaan tinggi, pencacah siap beroperasi. Tepi positif dari pulsa detak yang pertama akan mengisi Q 0 untuk menghasilkan Q = Pada saat tibanya tepi positif yang kedua, Q 1 dan Q 0 secara serempak mengalami toggle dan kata keluaran menjadi Q = Tepi positif ketiga menaikkan cacahan menjadi Q = 0011, dst. Keuntungan dari pencacah sinkron terletak pada kecepatannya. Pencacah ini hanya membutuhkan satu kali waktu tunda propagasi dalam menghasilkan cacahan biner yang tepat sesudah tibanya tepi sinyal detak.

11 Controlled Synchronous Counter Pada pencacah sinkron terkendali, sinyal COUNT yang rendah membuat semua flip-flop menjadi tidak aktif. Bila COUNT dijadikan tinggi, rangkaian akan berfungsi sebagai pencacah sinkron. Artinya, setiap tepi positif dari detak akan menaikkan satu angka cacahan.

12 Ring Counter Sebuah pencacah lingkar (putar) tidak mencacah dengan bilangan biner tapi bekerja dengan kata- kata yang hanya memiliki satu bit tinggi. Pencacah ini berguna untuk mengendalikan suatu deretan operasi, karena kita dapat mengaktifkan pada setiap saat hanya satu di antara beberapa piranti yang ada.

13 Cara Kerja Ring Counter Jika CLR rendah dan kemudian menjadi tinggi lagi, maka kata keluaran pertama adalah Q = Tepi pulsa detak yang pertama menggeser bit paling kiri (MSB) ke dalam posisi paling kanan (LSB). Bit-bit yang lain bergeser ke kiri satu posisi sehingga keluaran menjadi Q = Tepi positif yang kedua menyebabkan operasi pemutaran ke kiri berikutnya, sehingga keluaran menjadi Q = Demikian seterusnya hingga tepi positif ke empat memulai siklus yang sama, karena pemutaran ke kiri menghasilkan 0001.

14 Mod-10 Counter Sebuah pencacah modulus-10 mencacah dari 0000 hingga Pada pulsa detak ke sepuluh, pencacah membangkitkan sinyal CLR-nya sendiri dan angka pencacahan melompat kembali ke Pencacah mod-10 dikenal juga sebagai rangkaian pembagi-10.

15 Down Counter Sebuah pencacah turun dapat mencacah dari 1111 sampai Setiap flip-flop mengalami toggle ketika bila masukan sinyal detak berubah dari 1 menjadi 0. Masukan ini ekivalen dengan perubahan dari 0 ke 1 pada keluaran yang tidak dikomplemen kan. Misalnya, q1 mengalami toggle bila Q0 berubah dari dari 1 menjadi 0; dan ini ekivalen dengan Q0 yang berubah dari 0 menjadi 1.

16 Cara Kerja Down Counter Mula-mula preset PRE berupa sinyal rendah dan menghasilkan kata keluaran Q = Pada waktu PRE menjadi tinggi, operasi akan dimulai. Perhatikan bahwa Q 0 mengalami satu kali toggle pada setiap pulsa detak. Pulsa detak yang pertama hanya menghasilkan satu toggle negatif (perubahan dari 1 ke 0) dalam Q 0 sehingga kata keluaran menjadi Q = Pulsa detak yang kedua menghasilkan satu toggle positif dalam Q 0, dan mengakibatkan toggle satu toggle negatif pada Q 1. Hasilnya adalah Q = 1101.

17 Selanjutnya Pada pulsa detak yang ketiga, Q 0 mengalami toggle negatif, dan Q = Pada pulsa detak yang ke- empat, Q 0 mengalami toggle positif, Q 1 mengalami toggle positif dan Q 2 mengalami toggle negatif. Hasilnya adalah Q = Demikian seterusnya hingga Q = Pada pulsa detak berikutnya, seluruh flip-flop mengalami poggle positif dan menghasilkan angka cacahan Q = Selanjutnya siklus yang sama akan berulang kembali.

18 Up-Down Counter Keluaran-keluaran flip-flop dihubungkan dengan jaringan pengarah pengemudi (steering network) Sebuah sinyal kendali UP menghasilkan baik pencacahan turun maupun pencacahan naik.

19 Cara Kerja Up-Down Counter Jika sinyal UP merupakan tingkat logika rendah, Q 2, Q 1 dan Q 0 akan disalurkan ke masukan- masukan detak, dan ini akan menghasilkan pencacahan turun. Di pihak lain, apabila UP tinggi, Q 2, Q 1 dan Q 0 akan menggerakkan masukan-masukan detak dan rangkaian menjadi sebuah pencacah naik.

20 Presetable Counter Dalam sebuah presetable counter, pencacahan dapat dimulai dari bilangan yang lebih besar daripada nol. Pencacahan dimulai dari bilangan P 3 P 2 P 1 P 0, sebuah bilangan antara 0000 dan 1111.

21 Cara Kerja Presetable Counter Bila LOAD rendah, semua gerbang NAND memiliki keluaran tinggi. Karena itu masukan preset dan clear dari semua flip-flop menjadi tak-aktif. Dalam hal ini rangkaian melakukan pencacahan naik. Masukan-masukan data dari P 3 sampai P 1 sama sekali tidak memberikan pengaruh karena gerbang-gerbang NAND tidak aktif. Pada waktu LOAD tinggi, masukan-masukan data dan komplemennya akan lolos melaluigerbang- gerbang NAND dan melakukan preset terhadap pencacah sehingga keluarannya menjadi P 3 P 2 P 1 P 0. Ketika LOAD kembali rendah, rangkaian kembali berfungsi sebagai pencacah.

22 Tugas Terstruktur 3


Download ppt "TEK 2524 Organisasi Komputer Register dan Counter Bag.2 Dosen: Abdillah, S.Si, MIT HP: 0852 7120 6665 Website:"

Presentasi serupa


Iklan oleh Google