Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

Operasi Unit Kontrol Arsitektur Komputer II STMIK – AUB Surakarta.

Presentasi serupa


Presentasi berjudul: "Operasi Unit Kontrol Arsitektur Komputer II STMIK – AUB Surakarta."— Transcript presentasi:

1 Operasi Unit Kontrol Arsitektur Komputer II STMIK – AUB Surakarta

2 Micro-Operations zFungsi sebuah komputer adalah mengeksekusi program. zSiklus Fetch/execute selalu terjadi zTiap siklus memiliki sejumlah langkah yang terdiri dari register-register CPU yIngat pipelining! zTiap langkah disebut operasi mikro (micro-operation) zTiap langkah berupa langkah sederhana (Atomic operation of CPU)

3 Constituent Elements of Program Execution

4 Fetch - 4 Registers zMemory Address Register (MAR) yConnected to address bus ySpecifies address for read or write op zMemory Buffer Register (MBR) yConnected to data bus yBerisi data yang akan disimpan atau nilai terakhir yang dibaca zProgram Counter (PC) yHolds address of next instruction to be fetched zInstruction Register (IR) yHolds last instruction fetched

5 Fetch Sequence zAddress of next instruction is in PC zAddress (MAR) is placed on address bus zControl unit issues READ command zResult (data from memory) appears on data bus zData from data bus copied into MBR zPC incremented by 1 (in parallel with data fetch from memory) zData (instruction) moved from MBR to IR zMBR is now free for further data fetches

6 Fetch Sequence (symbolic) zt1:MAR <- (PC) zt2:MBR <- (memory) z PC <- (PC) +1 zt3:IR <- (MBR) z(tx = time unit/clock cycle) zor zt1:MAR <- (PC) zt2:MBR <- (memory) zt3:PC <- (PC) +1 zIR <- (MBR)

7 Aturan Pengelompokan Operasi Mikro per Clock Cycle zRangkaian kejadian yang benar harus dipenuhi yMAR <- (PC) harus mendahului MBR<- (memory) zKonflik harus dihindari yTidak diperbolehkan membaca dan menulis ke register yang sama pada saat yang bersamaan yMBR <- (memory) & IR <- (MBR) must not be in same cycle zPerlu diperhatikan juga operasi penambahan : PC <- (PC) +1 yUse ALU yMay need additional micro-operations

8 Indirect Cycle zMAR <- (IR address ) - address field of IR zMBR <- (memory) zIR address <- (MBR address ) zField alamat instruksi dipindahkan ke MAR zMBR contains an address (alamat yang dipindahkan digunakan untuk mengambil alamat operand) zAlamat field IR diupdate dari MBR (IR berisi alamat langsung) zIR berada dalam status yang sama perti halnya apabila pengalamatan tak langsung tidak pernah digunakan dan siap untuk siklus eksekusi

9 Interrupt Cycle zt1:MBR <-(PC) zt2:MAR <- save-address z PC <- routine-address zt3:memory <- (MBR) zIsi PC dipindahkan ke MBR zMAR dimuati alamat dimana isi PC akan disimpandan PC dimuati dengan alamat awal rutin pengolahan interrupt. yThis is a minimum xCPU membutuhkan operasi mikro tambahan untuk memperoleh alamat simpan dan alamat rutin xN.B. saving context is done by interrupt handler routine, not micro- ops zMenyimpan MBR, yang berisi nilai PC lama ke memori

10 Execute Cycle (ADD) zDifferent for each instruction ze.g. ADD R1,X - add the contents of location X to Register 1, result in R1 zt1:MAR <- (IR address ) zt2:MBR <- (memory) zt3:R1 <- R1 + (MBR) zNote no overlap of micro-operations

11 Execute Cycle (ISZ) zISZ X - increment and skip if zero yt1:MAR <- (IR address ) yt2:MBR <- (memory) yt3:MBR <- (MBR) + 1 yt4:memory <- (MBR) y if (MBR) == 0 then PC <- (PC) + 1 zNotes: yif is a single micro-operation yMicro-operations done during t4

12 Persyaratan Fungsional zMenentukan elemen dasar CPU zMendiskripsikan operasi mikro yang harus dilakukan CPU zMenentukan fungsi-fungsi yang harus dilakukan Control Unit agar menyebabkan operasi-operasi mikro.

13 zALU yelemen komputer paling dasar zRegister ymenyimpan data (informasi status program, memori, register dan modul I/O) zInternal Data Path ymemindahkan data antar register dan antara register dan ALU zExternal Data Path ymenghubungkan register ke memori dan modul I/O dan terkadang dengan bus sistem zControl Unit ymenyebabkan operasi dalam CPU Elemen Dasar Prosesor

14 FUNGSI CONTROL UNIT zSequencing (mengurutkan operasi) yMembuat CPU menuju sejumlah operasi mikro dalamurutan operasi tertentu yang benar, yang didasarkan pada program yang sedang dieksekusi zMengeksekusi yMembuat kinerja setiap operasi mikro selesai dengan menggunakan sinyal kontrol tertentu

15 Types of Micro-operation zTransfer data between registers zTransfer data from register to external zTransfer data from external to register zPerform arithmetic or logical ops

16 Control Signals – Input (1) zClock Cara unit kontrol dalam “menjaga waktu”nya. yOne micro-instruction (or set of parallel micro- instructions) per clock cycle yDisebut clock cycle time atau processor cycle time zInstruction register yOp-code instruksi saat itu digunakan untuk menentukan operasi mikro mana yang akan dilakukan selama siklus eksekusi

17 Control Signals – Input (2) zFlags yFlag diperlukan untuk menentukan status CPU dan hasil sebelumnya yang diperoleh dari operasi-operasi ALU. zFrom control bus yInterrupts yAcknowledgements

18 Control Signals - output zWithin CPU (Sinyal Kontrol dalam CPU) yCause data movement (dari satu register ke register lainya) yActivate specific ALU functions zVia control bus (Sinyal Kontrol bagi Bus Kendali) yTo memory yTo I/O modules

19 Example Control Signal Sequence - Fetch zMAR <- (PC) yControl unit activates signal to open gates between PC and MAR zMBR <- (memory) yOpen gates between MAR and address bus yMemory read control signal yOpen gates between data bus and MBR

20 Organisasi Internal CPU zBiasanya menggunakan susunan bus single internal zGates mengontrol perpindahan data dari setiap register dari dan ke bus zControl signals mengontrol perpindahan data dari dan ke bus sistem (eksternal) dan operasi ALU zTemporary registers needed for proper operation of ALU

21 Organisasi Internal CPU zPenggunaan lintasan data memudahkan layout interkoneksi dan kontrol CPU zPemakaian bus internal  menghemat ruang (secara fisik)

22 Hardwired Implementation (1) zMengontrol input-input unit zFlag dan sinyal-sinyal kontrol bus yUmumnya, tiap bit memiliki arti tertentu. zInstruction register yUnit control menggunakan op-code dan tiap op-code akan melakukan aksi yang berbeda (sejumlah kombinasi sinyal-sinyal kontrol) instruksi berlainan yInput logika unik bagi setiap op-code yDecoder mengambil input yang didekode dan menghasilkan sebuah output yUmumnya, dekoder memiliki n input biner and 2 n outputs biner

23 Hardwired Implementation (2) zClock yMengeluarkan rangkaian pulsa yang berulang-ulang yBerguna untuk mengukur durasi operasi mikro yHarus cukup panjang untuk memungkinkan terjadinya perambatan sinyal di sepanjang lintasan data dan merambat ke rangkaian CPU. ySinyal kontrol yang berlainan dalam satuan waktu yang berbeda pada sebuah siklus instruksi tunggalnya yDibutuhkan penghitung sebagai input bagi unit kontrol dengan input kontrol yang berbeda untuk tiap satuan waktunya.

24 Problems With Hard Wired Designs zComplex sequencing & micro-operation logic zDifficult to design and test zInflexible design zDifficult to add new instructions


Download ppt "Operasi Unit Kontrol Arsitektur Komputer II STMIK – AUB Surakarta."

Presentasi serupa


Iklan oleh Google