Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

1 Pertemuan 22 PRATEGANGAN PADA FET Matakuliah: H0014/Elektronika Diskrit Tahun: 2005 Versi: 1.

Presentasi serupa


Presentasi berjudul: "1 Pertemuan 22 PRATEGANGAN PADA FET Matakuliah: H0014/Elektronika Diskrit Tahun: 2005 Versi: 1."— Transcript presentasi:

1 1 Pertemuan 22 PRATEGANGAN PADA FET Matakuliah: H0014/Elektronika Diskrit Tahun: 2005 Versi: 1

2 2 Learning Outcomes Pada akhir pertemuan ini, diharapkan mahasiswa akan mampu : Menjelaskan beberapa prategangan yang dapat digunakan pada FET.

3 3 Outline Materi Gate bias. Self bias. Voltage divider bias. Source bias. Current Source bias.

4 4 GATE BIAS Q1 Q2 IDID V GS -8 V -2 4 mA 16 mA 2N5459

5 5CONTOH FET pada gambar disamping mempunyai harga I DSS = 16 mA dan V GS(off) = -8 volt. Tentukan harga I D dan V DS dari rangkaian ini. V DS = V DD – I D.R D = 20 – ( 4 mA )( 2K ) = 12 volt

6 6 SELF BIAS V G = 0 : I D = I S V S = I S.R S = I D.R S V GS = V G - V S = 0 - V S V GS = -V S  V GS = - I D.R S

7 7CONTOH Tentukanlah range dari nilai titik kerja Q untuk rangkaian disamping ini. Dari lembar data dapat diketahui bahwa untuk JFET tipe 2N5459 mempunyai : V GS(off) = -2 V sampai –8 V. I DSS = 4 mA sampai 16 mA.

8 8JAWAB Q1Q1 Q2Q2 Jika diambil V GS =-4V, maka : Jika titik ( -4,8 ) dan titik asal ( 0,0 ) saling dihubungkan, perpotongannya dengan kurva transkonduktansi akan mendapatkan titik minimum Q 2 dan maksimum Q 1. Dari koordinat titik Q 1 dan Q 2 dapat diperoleh range titik Q yaitu : V GS(maks) = -3VI D(maks) = 6 mA V GS(min) = -0,75 VI D(min) = 1,6 mA

9 9 JAWAB Jika I D = 1,6 mA : V DSS = V DD - I D ( R D + R S ) = 10 V – ( 1,6 mA ) ( 1K ) = 8,4 V Jika I D = 6 mA : V DS = V DD - I D ( R D + R S ) = 10 V – ( 6 mA ) ( 1K ) = 4 V  V DS antara 4V sampai 8,4V

10 10 VOLTAGE DIVIDER BIAS

11 11 CONTOH Gambarkan garis prategangan dc rangkaian gambar disamping ini, jika digunakan JFET 2N5459 Q1 Q2 IDID V GS -8 V -2 4 mA 16 mA 2N5459 VGVG

12 12 SOURCE BIAS Agar variasi dari tegangan V GS dapat diabaikan, maka tegangan catu V SS harus >> V GS dan ini tidak mungkin karena tegangan catu V SS harus besar sekali. Pada prategangan sumber digunakan tegangan -V SS yang bertujuan untuk membenamkan ( swamp ) variasi dari tegangan V GS yang menyebabkan I D tidak stabil.

13 13 CURRENT SOURCE BIAS I D tidak tergantung kepada V GS ( tidak tergantung jenis FET ) I DSS(maks) I DSS(min) ICIC Q1Q1 Q2Q2 V GS IDID

14 14 CONTOH Jika V GS = -2V tentukanlah V D dan V S. Karena I D = I E maka tegangan drain V D dapat dihitung menurut persamaan : V D = V DD – I D.R D V D = 30 V – ( 0,93 mA ) ( 8,2 K ) V D = 22,4 V V GS = V G – V S  V S = V G – V GS = V B – V GS = 10 V – (- 2V) = 12V


Download ppt "1 Pertemuan 22 PRATEGANGAN PADA FET Matakuliah: H0014/Elektronika Diskrit Tahun: 2005 Versi: 1."

Presentasi serupa


Iklan oleh Google