Sekolah Tinggi Teknologi Telematika Telkom Purwokerto RANGKAIAN CLAMPER Oleh : Danny Kurnianto, ST Sekolah Tinggi Teknologi Telematika Telkom Purwokerto

Rangkaian Clamper adalah suatu rangkaian yang berfungsi untuk menjepit sinyal masukan kedalam tingkat tegangan dc yang berbeda. Sebuah rangkaian clamper terdiri dari kapasitor, dioda dan resistor, juga dapat ditambahkan dengan sebuah sumber tegangan dc yang independen seperti ditunjukkan pada gambar dibawah ini. Waktu pembuangan kapasitor harus dibuat besar daripada periode sinyal masukan untuk memastikan bahwa tegangan yg melintas kapasitor tidak terbuang banyak saat dioda dalam kondisi off. Besarnya waktu pembuangan kapasitor sebesar 5σ , dapat dihitung dari: σ = R.C

Pada gambar diatas, bagian sinyal input yang menjadikan dioda ON adalah setengah siklus positif, yaitu pada periode 0 – T/2. Saat dioda ON, resistor menjadi terhubung singkat dan waktu pengisian kapasitor ke tegangan V menjadi singkat. Dimana σ = R.C. Selama periode ini (saat dioda ON), tegangan Vo nilainya adalah 0 karena tegangan Vo langsung terhubung ke terminal hubung singkat.

Saat sinyal input berubah tegangan menjadi siklus negatif, maka dioda menjadi OFF, seperti ditunjukkan pada gambar dibawah ini. Besarnya tegangan Vo dapat dicari dengan menjumlahkan semua tegangan pada loop tertutup yg melintas resistor. +V+V+Vo = 0 Vo = -2V Jadi tegangan output saat kondisi dioda OFF sebesar -2 V. Pada rangkaian open circuit diatas, tegangan melintas kapasior sebesar V volt yg merupakan tegangan pengisian saat dioda ON. Pada kondisi seperti ini, kapasitor berada pada posisi membuang muatan dengan waktu pembuangan sebesar 5σ.

Sinyal keluar Vo pada rangkaian clamper ditunjukkan pada gambar dibawah ini. Saat sinyal masuk bernilai positif, maka tegangan keluar bernilai 0. Saat sinyal masuk bernilai negatif, maka tegangan keluar bernilai -2V.

Berikut ini adalah langkah-langkah yang akan membantu untuk menganalisis rangkaian clamper. Mulai menganalisis rangkaian clamper dengan mempertimbangkan bagian sinyal masukan yang akan membuat dioda ON (bias maju). Selama periode saat dioda ON, asumsikan bahwa kapasitor akan diisi tegangan sesuai dengan rangkaiannya. Asumsikan bahwa selama dioda OFF, kapasitor akan menahan tingkat tegangan saat pengisian. Cari tegangan Vo-nya Total simpangan pada sinyal output sama dengan total simpangan pada input.

Contoh : Tentukan tegangan Vo pada rangkaian dibawah ini dengan bentuk sinyal input yang telah ditentukan. Jawab: Karena f = 1000 Hz, maka periode sinyal masukan sebesar 1 ms, jadi interval antar tingkat pulsa sebesar 0,5 ms. Waktu pembuangan 5σ = 5.R.C = 50 ms, sehingga dengan waktu pembuangan yang besar akan memastikan bahwa kapasitor akan menahan tegangan saat periode pembuangan.

Langkah pertama : Tentukan bagian sinyal masuk yang menyebabkan dioda dibias maju (ON). Dari gambar diatas, pulsa negatif dari sinyal masuk yang dapat menyebabkan dioda menjadi ON. Seperti pada gambar dibawah ini. Jadi analisisnya dimulai dari periode t1-t2 saat sinyal negatif dari masukannya. Langkah kedua : Kapasitor dalam kondisi terisi tegangan sebesar +20V-Vc+V = 0 Vc = 20V + 5 V Vc = 25 V.

Pada kondisi dioda ON, tegangan output Vo bernilai 5 Volt, karena terminal tegangan Vo terhubung pararel dengan terminal baterai. Langkah ketiga : saat sinyal masuk berada pada pulsa positif , yaitu saat periode t2- t3. Maka dioda menjadi OFF seperti ditunjukkan pada gambar dibawah ini. Besarnya tegangan output Vo sebesar tegangan pada resistor, sehingga jumlah semua tegangan pada loop tersebut sama dengan nol. -10V – 25V + Vo = 0 Vo = 35 V

Langkah empat : gambarkan grafik Vo terhadap Vi nya