Penerapan beberapa contoh rangkaian kombinatorial ke FPGA

Slides:



Advertisements
Presentasi serupa
Counter & Register Minggu 8.
Advertisements

Aplikasi dari program Mikroprosesor
Programmable Logic Controller
Rangkaian Digital Kombinatorial
for further detail, please visit
RANGKAIAN KOMBINASIONAL
COUNTER.
Counter Satriyo, ST, Mkom.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
MATERI 6 DATA FLOW DIAGRAM
PEMBUATAN MODEL DATA dan DESAIN DATABASE
UNIVERSITAS GUNADARMA 2011
ARSITEKTUR FPGA Veronica Ernita K..
Perancangan Komponen Terprogram
Methods for Software Engineering CHAPTER 5 Software Project Planning Software engineering: a practitioner’s approach / Roger S. Pressman.—5th ed.
Pengantar PLC.
Synchronous Counters Chapter 18
Konversi Sinyal Analog ke Sinyal digital dan sebaliknya
Shift Register Counters Chapter 21
Perancangan umum Sistem Informasi
TEKNIK DIGITAL Pertemuan - 1
Abdillah, S.Si MIT Model Hipotesis SAP-1 Abdillah, S.Si MIT
Rangkaian Kombinasional COMPARATOR
MULTIPLEKSER DAN DEMULTIPLEKSER (DECODER)
Perancangan Komponen Terprogram
Aplikasi dari program Mikroprosesor
Fakultas Ilmu Komputer – TI Udinus Defri Kurniawan, M.Kom
Elektronika Digital Data analog, suatu besaran dinyatakan di dalam angka desimal, suatu sistem bilangan yang terdiri dari angka nol sampai sembilan. Data.
Peraturan mengenai tugas 2
Ir. Lilik Eko Nuryanto, MKom
UNIVERSITAS 17 AGUSTUS 1945 JAKARTA
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
9. Rangkaian Logika Kombinasional dan Sekuensial
Counter / Pencacah.
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
PROG.STUDI PEND.FISIKA UIN ALAUDDIN MAKASSAR
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
PENCACAH (COUNTER).
Pembahasan: Gerbang Logika AND OR NOT
FASE DESAIN.
Sabtu, 8 Maret 2008 Kampus BSI Salemba 22
Dibuat oleh: Ilham Nurchahyo /
Kuliah 7 TKE 321 R. Arief Setyawan, ST. MT.
Arsitektur Komputer II
APLIKASI SISTEM DIGITAL
KOMPUTER SIMPLE AS POSSIBLE (SAP-1)
Peraturan mengenai tugas 4
Oleh : SHOFFIN NAHWA UTAMA, M.T
Pengujian Software Sistem Embedded
Mata Pelajaran :Sistem Komputer
Peraturan mengenai tugas 3
Tugas Akhir. Jurusan Teknik Elektro, Fakultas Teknologi Industri, Universitas Jam Digital. for further detail, please visit
Analisis Sistem dan Pemrogram
Siklus Pengembangan Sistem J
FPGA sejarah.
BINARY DECODING Engkonversi sebuah n-bit code biner kedalam sebuah sinyal diskrit/1 (satu) output yang aktif (low/high) Syarat perancangan sebuah Dekoder.
Counter,encoder,decoder,multiplexer
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
SISTEM DIGITAL Budi Rahmani & Ahmad Radli
Modul ke: Fakultas Program Studi 13 Teknik Teknik Eleltro Teten Dian Hakim, ST. MT. Perancangan Sistem Digital Counter dan Register.
XVIII. RANGKAIAN REGISTER DAN COUNTER
RANGKAIAN DIGITAL ENCODER & Decoder.
TEKNIK PEMROGRAMAN 11/24/2018 PLC - tribowo.
RANGKAIAN SEKUENSIAL.
Pemrograman Terstruktur
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
AUTOMATIC STREET LAMP. KELOMPOK INDRI SUKMAWATI RAHAYU ( ) AMMARZAN BAIHAQI ( )
Transcript presentasi:

Penerapan beberapa contoh rangkaian kombinatorial ke FPGA Contoh kasus : dekoder lampu lalu-lintas dan dekoder 7 segmen

Hal yang harus dikuasai Pengetahuan dasar mengenai FPGA: apa itu FPGA?, bagaimana FPGA bekerja?(bisa dibaca dari PPT “FPGA”) Skill pemrograman FPGA menggunakan software Xilinx ISE (bisa dipelajari dari file tutorial Xilinx ISE)

Design flow suatu rangkaian digital Rancangan di atas kertas Perancangan Skematik di Xilinx ISE debug simulasi Simulasi OK? Implementasi di FPGA

Rangkaian dekoder lampu lalu lintas Lampu lalu lintas terdiri dari: Rangkaian sekuensial (belum dibahas) Rangkaian kombinatorial (yang akan dirancang) Lampu lalu lintas memiliki pola urutan nyala yang sudah tertentu dan bersifat periodik. Sehingga step-step urutan nyala bisa dihasilkan dari suatu pencacah biner (belum akan dibahas di chapter ini) Keluaran pencacah dihubungkan suatu dekoder. Dekoder tersebut akan mengubah bilangan biner menjadi nyala lampu lalu lintas. Dekoder inilah yang akan dirancang

Diagram Blok Pengendali Lampu Lalu Lintas Dekoder Biner Ke Traffic Light clock Counter biner Yang akan dibuat

Tentang counter Walaupun counter tidak akan dibuat, untuk merancang dekoder, perlu diketahui spesifikasi output counter Counter (dalam hal ini counter-up) mengeluarkan output bilangan biner yang berurutan (1,2,3,4,dst) setiap ada trigger dari clock Yang perlu ditentukan adalah frekuensi /periode clock tersebut

Spesifikasi kerja lampu lalin Keempat ruas jalan dianggap imbang, sehingga lamanya lampu merah (LM), lampu kuning (LK), dan lampu hijau (LH) untuk keempat ruas sama. LMU=LMS=LMB=LMT=LM LKU=LKS=LKB=LKT=LK LHU=LHS=LHB=LHT=LH Tetapkan LM = x detik (misalnya 90), LH = y detik (misalnya 20 detik) dan LK=z detik (misalnya 2 detik), waktu clearance (merah nyala bersama) = c detik (misal 2 detik)

Menentukan kerja dekoder Misalnya clock counter ditetapkan T=1 detik Untuk menentukan kerja dekoder, harus ditentukan dulu sekuen – sekuen output counter yang menyebabkan lampu merah, kuning, dan hijau pada keempat ruas Buat tabel pemetaan output counter (contoh lihat tabel pada trafik.ods)