DATA PATH fetch and execute cycle

Slides:



Advertisements
Presentasi serupa
Struktur CPU Delta Ardy Prima, S.ST.
Advertisements

Basic I/O Operations and Processing Unit
Organisasi dan Arsitektur Komputer
CPU CENTRAL PROSESSING UNIT
PENGANTAR TEKNOLOGI INFORMASI (A)
Struktur CPU.
1 IKI10230 Pengantar Organisasi Komputer Pembahasan PR #3, #4, #5 4 Juni 2003 Bobby Nazief Qonita Shahab bahan.
FUNGSI DAN KOMPONEN UTAMA CPU
Pertemuan ke - 5 Struktur CPU
Pertemuan 3 Arsitektur Komputer II
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Operasi Mikro Kendali Prosesor Unit Kendali Kendali Mikroporgrammed.
Organisasi dan Arsitektur Komputer
Organisai dan arsitektur komputer
SISTEM KOMPUTER STRUKTUR CPU NI KETUT ESATI, S.Si.
IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor
BAB 3 Struktur CPU.
CPU (CENTRAL PROCESSING UNIT)
Processing Unit Operations 2
PERTEMUAN KE-2 PERKULIAHAN SISTEM OPERASI
Processing Unit Operations 1
LOKASI DAN OPERASI MEMORI
T RANSFER R EGISTER DAN M IKROOPERASI E. Haodudin Nurkifli Universitas Ahmad Dahlan.
ORGANISASI & ARSITEKTUR KOMPUTER 2 STRUKTUR & FUNGSI CPU IBP WIDJA, MT
Arsitektur dan Organisasi Komputer
TEL 2112 Dasar Komputer & Pemograman Sistem Komputer
Central Processing Unit
Instruksi dalam CPU.
1 Pertemuan 23 Basic Processing Unit: I Matakuliah: T0324 / Arsitektur dan Organisasi Komputer Tahun: 2005 Versi: 1.
Pertemuan 5 : Control Unit.  Bagian dari komputer yang menggenerasi signal yang mengontrol operasi komputer.  Tugas Control Unit adalah mengontrol sisklus.
Desain Unit Pemrosesan
Organisasi & Arsitektur Komputer
Pengantar teknologi informasi .::Prosesor dan memori::.
Komponen CPU (2) ALU,I/O Interconnection & Interupsi
Struktur dan Fungsi CPU (II)
Organisasi dan Arsitektur Komputer
Pertemuan 4 STRUKTUR CPU Author: LINDA NORHAN, ST.
MODE PENGALAMATAN DAN SET INSTRUKSI
CPU (CENTRAL PROCESSING UNIT)
Struktur Sistem Komputer
Organisasi dan Arsitektur Komputer
Pertemuan 2 Organisasi Komputer II
Mikrokomputer Pendahuluan.
Pengantar teknologi informasi .::Prosesor dan memori::.
ORGANISASI PROSESSOR, REGISTER DAN SIKLUS INSTRUKSI
Transfer Register dan Mikrooperasi
Organisasi Komputer II STMIK – AUB Surakarta
Struktur CPU PERTEMUAN 3 Bambang Irawan S.Kom;M.Kom.
Organizes Sistem Komputer
Operasi Unit Kontrol STMIK – AUB Surakarta.
CPU (CENTRAL PROCESSING UNIT)
PENGANTAR TEKNOLOGI INFORMASI
PROCESSING DEVICE CPU (Central Processing Unit); memproses arahan, melaksanakan pengiraan dan menguruskan laluan informasi menerusi system komputer. ALU.
Micro-programmed Control (Kontrol Termikroprogram)
Komponen & fungsi komputer
Organisasi Komputer II
Pertemuan ke - 6 Organisasi Komputer
Pertemuan 4 Central Processing Unit
Organisasi dan Arsitektur Komputer
TEKNIK KOMPILASI PERTEMUAN V.
Pengantar Teknik Elektro
Pertemuan IV Struktur dan Fungsi CPU (III)
Pertemuan ke - 5 Struktur CPU
Organisasi Komputer II
ARSITEKTUR & ORGANISASI KOMPUTER
KOMPONEN CPU(1) Register & Control Unit
Pertemuan ke 3 Struktur CPU
Universitas Trunojoyo
CPU (CENTRAL PROCESSING UNIT)
Pengantar Arsitektur Sistem Komputer untuk Perangkat Prosesor.
Transcript presentasi:

DATA PATH fetch and execute cycle

Organisasi Prosesor (Single-bus) Y Z MDR MAR PC TEMP R(n-1) R0 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Control lines Memory bus ALU control lines Control Unit DatapathUnit

PC: Program Counter MAR: Memory Address Register MDR: Memory Data Register ALU: Arithmetic & Logic Unit IR: Instruction Register SP: Stack Pointer

Eksekusi instruksi yang ukurannya tetap do { 1. IR  [[PC]] // Fetch instruksi 2. PC  [PC] + d // Tunjuk ke lokasi instruksi berikutnya 3. Eksekusi instruksi } while (!stop) Eksekusi instruksi yang ukurannya bervariasi do { // Fetch instruksi IR  [[PC]] PC  [PC] + d } while (!end-of-instruction) Eksekusi instruksi

Operasi-operasi Dasar Dalam Eksekusi Instruksi Pertukaran Data Antar-Register Operasi Aritmatika & Logika di Datapath Mengambil (fetching) Data dari Memori Menyimpan (storing) Data ke Memori

Pertukaran Data Antar-Register R1in Instruksi: MOV R4,R1 ; R4  [R1] Langkah-langkah: Enable output of R1 // setting R1out to 1 Enable input of R4 // setting R4in to 1 X R1 X R1out R4in X R4 X R4out

Operasi Aritmatika dan Logika Y Z Ri ALU A B X Riin Riout Yin Yout Zin Zout Add Instruksi: ADD R1,R2 ; R1  [R1] + [R2] Langkah-langkah: R1out, Yin R2out, Add, Zin Zout, R1in

Mengambil Data dari Memori Y Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Read MFC Instruksi: MOV R2,[R1] ; R2  [[R1]] Langkah-langkah: MAR  [R1] Read Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // MDR  M[MAR] R2  [MDR]

Menyimpan Data ke Memori Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Write MFC Instruksi: MOV [R1],R2 ; [R1]  [R2] Langkah-langkah: MAR  [R1] MDR  [R2], Write Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // M[MAR]  MDR

Langkah-langkah Pengeksekusian Instruksi Time to execute Langkah-langkah Pengeksekusian Instruksi

Tahapan Eksekusi Instruksi Add R1,[R3] ; R1  [R1] + [[R3]] Langkah-langkah: Fetch instruksi PCout, MARin, Read, Clear Y, Set carry-in to ALU, Add, Zin Zout, PCin, WMFC MDRout, IRin Fetch operand (isi lokasi memori yg ditunjuk oleh R3) R3out, MARin, Read R1out, Yin, WMFC Lakukan operasi penjumlahan MDRout, Add, Zin Simpan hasil penjumlahan di R1 Zout, R1in, End

1. Fetch instruksi PCout, MARin, Read, Clear Y, Set carry-in to ALU, Add, Zin Zout, PCin, WMFC MDRout, IRin Y Z MDR MAR PC TEMP R3 R1 IR Instruction Decoder ALU Control lines Address lines Data lines 00000000 Add 1 [PC]+1 Carry-in

2. Fetch operand R3out, MARin, Read R1out, Yin, WMFC ALU Instruction Z MDR MAR PC=[PC]+1 TEMP R3 R1 IR Instruction Decoder ALU Address lines Data lines

3. Lakukan operasi penjumlahan MDRout, Add, Zin Y=[R1] Z MDR=[[R3]] MAR PC TEMP R3 R1 IR Instruction Decoder ALU Address lines Data lines Add Carry-in Zin

4. Simpan hasil penjumlahan Zout, R1in, End Y=R1 Z=[R1]+[[R3]] MDR=M[R3] MAR PC TEMP R3 R1 IR Instruction Decoder ALU Address lines Data lines

Tahapan Eksekusi “Branching” Unconditional (JMP Loop) PCout, MARin, Read, Clear Y, Set carry-in to ALU, Add, Zin Zout, PCin, WMFC MDRout, IRin PCout, Yin Offset-field-of-IRout, Add, Zin // PC  [PC] + Offset Zout, PCin, End Conditional (contoh: JS Loop) PCout, Yin , If SF=0 then End // take the branch?