LAPD Informasi O & M antara BSC dan TRAU dikirim dengan protokol LAPD time slot 31 Informasi antara BSC & BTSE dan informasi radiolink dapat dikirim disetiap.

Slides:



Advertisements
Presentasi serupa
SELAMAT DATANG DI MATA PELAJARAN TEKNOLOGI INFORMASI DAN KOMUNIKASI
Advertisements

Pertemuan 10 BUS Author: Linda Norhan,ST.
PERANGKAT KERAS KOMPUTER
Perangkat Keras Komputer
Sistem Input/output (I/O)
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
Slide 2 Tinjaun Umum Sistem Komputer 1
Desain Memori Utama Dan Semikonduktor
Fungsi memory.
Bab I: Pengertian Mikroprosesor
Hardware Software Brainware
PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER
MIKROPROSESOR ANGGA NURYANTO( ) ENGGAR TYASTO W( )
BSC architecture Sigit Kusmaryanto http: sigitkus.lecture.ub.ac.i d.
KOMUNIKASI BERGERAK SBS SIEMEN BASE STATION (Introduction)
Bsc architecture 2.2. FUNGSI BSC Fungsi BSC : - Switching kanal trafik - Proses pensinyalan informasi - O & M handling - Monitor alarm.
Transcoding And Rate Adaption Unit (TRAU)
PROGRAMMABLE PERIPHERAL INTERFACE (PPI) 8255
Hard Disk Software SBS disimpan di hard disk duplikat dan permanen dengan kapasitas maximum 170 Mbyte. Modul hard disk terdiri dari DK40-0 dan DK40-1.
Sistem komputer.
U NIVERSITAS B INA D ARMA P ALEMBANG L AILI A DHA, M.K OM /T EKNIK I NFORMATIKA /2013.
Sigit Kusmaryanto
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer.
Desain Memori Utama Dan Semikonduktor Oleh : Dr. Ir. H. Sumijan, M.Sc.
Sistem Input/output (I/O)
Desain Prosesor Pertemuan ke 8.
Aplikasi Teknologi Informasi I
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
PERTEMUAN II P1.
Bab Jaringan Rifky Kurniawam.
Common Channel Signalling
Bagian-bagian komputer
Slide 2 Tinjaun Umum Sistem Komputer 1
Bluetooth Pertemuan III.
Struktur Sistem Komputer
Pertemuan ke-2 Didalam komputer
INTERFACE DASAR PADA PC
Matakuliah : R0352 / Pengantar Teknologi Informasi
4.1. Tujuan Arsitektur dari BTS Arsitektur dari BSC Fungsi-fungsi TRAU
PENGANTARMUKAAN PERIFERAL KOMPUTER
Slide 1 Tinjaun Umum Sistem Komputer 1
ORGANISASI PROSESSOR, REGISTER DAN SIKLUS INSTRUKSI
INTERFACE DASAR PADA PC
Pengantar Sistem Komputer
Arsitektur of BSS and SSS Network Componen.
Diagram Komponen Umum Hardware
Transcoding And Rate Adaption Unit (TRAU)
Arsitektur dan Organisasi Komputer
Oleh : Muji Lestari Memory.
BAB V CENTRAL PROCESSING UNIT
Elektronika industri Smk n 5 surakarta wahyuningsih
Tugas Simulasi Digital
UNIT MEMORI M. Andang Novianta ST., MT.
Aplikom HARDWARE Pertemuan 2.
Andang, Elektronika Komputer Digital
I/O Device and I/O Module
HDMI High Definition Multimedia Interface
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
Diagram Komponen Umum Hardware
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
PRINSIP DASAR ANTARMUKA
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
PERANGKAT KERAS KOMPUTER
I/O Device and I/O Module
Pertemuan 3 BUS & Memory.
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer
Organisasi dan Arsitektur Komputer
Pengenalan Perangkat Keras (Hardware) Pada Sistem Unit Komputer.
Transcript presentasi:

LAPD Informasi O & M antara BSC dan TRAU dikirim dengan protokol LAPD time slot 31 Informasi antara BSC & BTSE dan informasi radiolink dapat dikirim disetiap timeslot.

2.4.1 Prosesor Pensinyalan SN menghubungkan kanal pensinyalan (LAPD, CCS-7) ke prosesor pensinyalan yang bertugas mengamankan jalannya pentransmisian(layar 2) Proses pensinyalan informasi dibentuk oleh prosesor telephoni(fungsi layar-layar yang paling tinggi.

LAPD Prosesor Prosesor LAPD disebut PPLD Kapasitas maximum, BSC mempunyai 16 modul PPLD. PPLD mempunyai fungsi cadangan. 8 sinyal time-slot dan dalam satu PPLD terdiri 64 TEI alat.

Prosesor SS7 Prosesor SS7 diduplikasi. Modulnya disebut PPCC(0;1) dan dioperasikan pada mode aktif/standby. PPCC dapat memproses 4 kanal sinyal n0.7

Prosesor Telephony Prosesor Telephony diduplikasi dan dioperasikan pada mode aktif/standby. TDPC = Telephony Distributor Processor Circuit. MEMT = Memory Telephony memproses RAM 2 Mbyte.

2.5 PLLH - Klok BSC PLLH (Phase Locked Loop High) digunakan untuk sinkroisasi BSC yang memungkinkan.

PLLH (Phase Locked Loop High) PLLH 0 dan PLH 1 dioperasikan dalam mode MASTER/SLAVE

2.6 KONTROL BSC Prosesor Administrasi merupakan unit kontrol BSC yang mempunyai tugas : -Mengeset SN berdasarkan urutan penerima dari Telephony Monitor HW ( diagnosa, konfigurasi) Kontrol Hard disk Komunikasi dengan LMT/OMC melalui interface O & M

Interface O & M BSC dihubungkan dengan unit O & M melalui modul IXLT duplikasi IXLT-0 dan IXLT-1 dioperasikan pada mode AKTIF/ STANDBY

Prosesor Administrasi Prosesor Administrasi dioperasikan pada mode AKTIF / STANDBY dan terdiri dari 3 dupikasi : MPCC ( Main Processor Control Circuit) merupakan prosesor utama pengontrol rangkaian. ME2M ( Memory Board 2 Mbyte) UBEX (Universal Bus Extender Board) merupakan rangkaian penghubung ke bus Administrasi expansi.