Simple As Posible - 1 (Pertemuan ke-16)

Slides:



Advertisements
Presentasi serupa
PENGANTAR TEKNOLOGI INFORMASI
Advertisements

Basic I/O Operations and Processing Unit
CPU CENTRAL PROSESSING UNIT
PENGANTAR TEKNOLOGI INFORMASI (A)
Struktur CPU.
Komputer SAP 1 (Simple As Possible 1)
Simple as Possible Computer 2
Simple as Posible Computer - 1
Kurniawan Teguh Martono, ST, MT
Mikrokontroller Berbasiskan RISC 8 bits
Simple as Posible Computer - 1 Rinta Kridalukmana Literatur : Organisasi & Arsitektur Komputer Maman Abdurohman, Informatika, Bandung.
Arsitektur Komputer “Instruksi Set Arsitektur”
Pertemuan ke - 5 Struktur CPU
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer
REDUCED INSTRUCTIONS SET ARCHITECTURE.
CPU (CENTRAL PROCESSING UNIT)
Central Processing Unit
TEORI, IMPLEMENTASI & APLIKASI
Processing Unit Operations 1
Sistem Komputer.
LOKASI DAN OPERASI MEMORI
SAP 2.
T RANSFER R EGISTER DAN M IKROOPERASI E. Haodudin Nurkifli Universitas Ahmad Dahlan.
ORGANISASI & ARSITEKTUR KOMPUTER 2 STRUKTUR & FUNGSI CPU IBP WIDJA, MT
TEL 2112 Dasar Komputer & Pemograman Sistem Komputer
Evolusi & Perkembangan Komputer
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
TEK 2524 Organisasi Komputer
Central Processing Unit
Abdillah, S.Si MIT Model Hipotesis SAP-1 Abdillah, S.Si MIT
Sistem Operasi Pertemuan 6.
Instruksi dalam CPU.
Pertemuan 5 : Control Unit.  Bagian dari komputer yang menggenerasi signal yang mengontrol operasi komputer.  Tugas Control Unit adalah mengontrol sisklus.
Desain Unit Pemrosesan
ELEMEN DASAR KOMPUTER.
Pengantar teknologi informasi .::Prosesor dan memori::.
Komponen CPU (2) ALU,I/O Interconnection & Interupsi
Struktur dan Fungsi CPU (II)
MODE PENGALAMATAN DAN SET INSTRUKSI
CPU (CENTRAL PROCESSING UNIT)
Struktur Sistem Komputer
SAP-2.
Organisasi dan Arsitektur Komputer
Mikrokomputer Pendahuluan.
Pengantar teknologi informasi .::Prosesor dan memori::.
ORGANISASI PROSESSOR, REGISTER DAN SIKLUS INSTRUKSI
KOMPUTER SIMPLE-AS-POSSIBLE
Transfer Register dan Mikrooperasi
Arsitektur Komputer II
KOMPUTER SIMPLE AS POSSIBLE (SAP-1)
CPU (CENTRAL PROCESSING UNIT)
PENGANTAR TEKNOLOGI INFORMASI
PROCESSING DEVICE CPU (Central Processing Unit); memproses arahan, melaksanakan pengiraan dan menguruskan laluan informasi menerusi system komputer. ALU.
Micro-programmed Control (Kontrol Termikroprogram)
TEK 2524 Organisasi Komputer
Komponen & fungsi komputer
Organisasi Komputer II
Pertemuan 4 Central Processing Unit
TEKNIK KOMPILASI PERTEMUAN V.
Pengantar Teknik Elektro
Pertemuan IV Struktur dan Fungsi CPU (III)
Organisasi Komputer II
ARSITEKTUR & ORGANISASI KOMPUTER
KOMPONEN CPU(1) Register & Control Unit
Pertemuan ke 3 Struktur CPU
SUB BAB 10-5 ( SIKLUS EKSEKUSI) DAN 10-6 (MIKROPROGRAM SAP-1)
Copyright © Wondershare Software -m.erdda habiby.SST Central Processing Unit.
SISTEM OPERASI Desi Ramayanti, S.Kom 11/16/2018
CPU (CENTRAL PROCESSING UNIT)
Transcript presentasi:

Simple As Posible - 1 (Pertemuan ke-16) Disusun ulang oleh: Andrian Rakhmatsyah Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Maret 2016

KOMPONEN SAP-1 PROGRAM COUNTER Mengirimkan ke memori alamat dari instruksi berikutnya yang akan diambil dan dilaksanakan. INPUT & MAR Bagian dari memori SAP-1, Selama komputer bekerja, alamat dari PC ditahan pada MAR. RAM 16 x 8 Memori SAP-1, tempat dimana instruksi dan data disimpan. INSTRUCTION REGISTER (IR) Lokasi dimana Instruksi yang diambil dari RAM diterjemahkan. ACCUMULATOR Untuk penyimpanan sementara selama komputer beroperasi.

KOMPONEN SAP-1 CONTROLLER & SEQUENCER Pengendali Komputer : CP EP LM CE LI EI LA EA SU EU LB LO ADDER/SUBSTRACTOR Menggunakan 2’s Compl. Bila SU = 0 maka operasi yang dilakukan penjumlahan sebaliknya menjadi pengurangan. REGISTER B Register Buffer. Register ini digunakan dalam operasi aritmatika OUTPUT REGISTER Mengeluarkan isi ACCUMULATOR ke BINARY DISPLAY BINARY DISPLAY Terdiri dari 8 buah LED, yang akan menampilkan isi register keluaran. Masing-masing LED dihubungkan dengan sebuah flip-flop dari register keluaran.

Fase Pengambilan (Fetch Cycle), bersifat tetap yaitu 3 pulsa PEMROSESAN INSTRUKSI Fase Pengambilan (Fetch Cycle), bersifat tetap yaitu 3 pulsa T1 : Address State T2 : Increment State T3 : Memory State Fase Eksekusi (Execution Cycle), jumlah pulsa tergantung instruksi

FETCH CYCLE Address state Increment state

FETCH CYCLE Memory state

INSTRUKSI SAP-1 LDA address ; Isikan Accumulator (A) dengan isi yang ada di alamat address ADD address; Tambahkan isi A dengan isi yang ada di alamat address simpan di A SUB address ; Kurangkan isi A dengan isi yang ada di alamat address simpan di A OUT ; Tampilkan isi A ke Binary Display HLT ; Hentikan Proses di Komputer

LDA (Load The Accumulator) Decode state RAM  Accumulator

LDA (Load The Accumulator) No operation

ADD/SUB Decode state RAM  B

ADD/SUB, OUT A = A + B O = A

INSTRUKSI SAP-1 LDA 8H Misalkan : R8 = 1111 0000 Eksekusi instruksi : LDA 8H Menghasilkan : A = 1111 0000

INSTRUKSI SAP-1 ADD 9H Misalkan : A = 0000 0010 R9 = 0000 0011 Eksekusi instruksi : B = 0000 0011 Menghasilkan : A = 0000 0101

INSTRUKSI SAP-1 SUB CH Misalkan : A = 0000 0111 RC = 0000 0011 Eksekusi instruksi : B = 0000 0011 Menghasilkan : A = 0000 0100

MACHINE CYCLE INSTRUCTION CYCLE

ASSEMBLY & MACHINE LANG. Alamat Instruksi 0H LDA 9H 0000 0000 1001 1H ADD AH 0001 0001 1010 2H ADD BH 0010 0001 1011 3H SUB CH 0011 0010 1100 4H OUT 0100 1110 XXXX 5H HLT 0101 1111 XXXX

MICROPROGRAM SAP-1 MAKRO KEADAAN CON YANG AKTIF LDA T4 1A3H LM , EI T5 2C3H CE , LA T6 3E3H Tidak Ada ADD 2E1H CE , LB 3C7H LA , EU SUB 3CFH LA , SU , LU OUT 3F2H EA , LO CON = CP EP LM CE LI EI LA EA SU EU LB LO

CONTOH Tuliskan program SAP-1 dalam bentuk Bahasa Assembly dan Bahasa Machine untuk Aritmatika berikut : 16 + 20 + 24 -32 Jika data tersimpan di memori mulai alamat 9H sampai CH !!

Solusi Address Instruction 0H LDA 9H 1H ADD AH 2H ADD BH 3H SUB CH 4H OUT 5H HLT 6H XXX 7H XXX 8H XXX 9H 10H AH 14H BH 18H CH 20H

Jika data tersimpan di memori mulai alamat BH sampai FH !! CONTOH Tuliskan program SAP-1 dalam bentuk Bahasa Assembly dan Bahasa Machine untuk Aritmatika berikut : 8 + 4 – 3 + 5 - 2 Jika data tersimpan di memori mulai alamat BH sampai FH !!

CONTOH Misalkan sebuah 8085 menggunakan clock dengan frekuensi 4MHz. Instruksi ADD pada 8085 tsb membutuhkan 4 state untuk fetch cycle dan execution cycle. Berapa lama instruksi ADD pada 8085 tersebut berlangsung?

Solusi Periode dari Clock diketahui : T = (1 / f) = 1 / 4 MHZ = 250 ns Jadi setiap state memerlukan 250 ns. Karena ADD membutuhkan 4 state maka mesin tsb memerlukan waktu 4 x 250 ns = 1000 ns = 1 μs

Referensi Malvino, Albert Paul; Jerald A. Brown. 1999. “Digital Computer Electronics”.3rd edition. McGraw-Hill. New York