Flip-Flop Kelompok 1 : Addul Aziz (A11.2012.07144) Andri Prayogo (A11.2012.07156) Zulfikar Alfareno (A11.2012.07235) M. Frederick Ridwann (A11.2012.07252) M. F. Afrasi Haqi (A11.2012.07195)

Flip flop (kombinasi umpan) Latch terdiri dari 2 buah gerbang not (gerbang NAND masukan tunggal ) G1 & G2, keluaran dari suatu gerbang di umpan balikkan ke masukan pada gerbang yang lain , kombinasi umpan balik inilah yang di sebut flip flop. Keadaan selalu stabil Q= 0 → Qbar = 1 sebaliknya Q= 1 → Qbar= 0 Keluaran G1 → Q=1 maka Pada masukan G2 → B=1 Keluaran G2 → Qbar=0 maka Pada masukan G1 → A=0 Sesuai keadaan awal, stabil

Ada beberapa macam tipe flip flop yaitu, Flip flop S-R Flip flop S-R terdetak Flip flop tipe T (toggle) Flip flop tipe D (delay) Flip flop J-K

Flip flop S-R S-R artinya adalah Set & Reset, untuk dapat membentuk flip flop gerbang harus mendapat tambahan Set- Reset, tanpa itu gerbang tidak bisa jalan. Jika ingin menyimpan Q = 1 maka diset masukan S=1 & R=0 Jika S = 1 keluaran G3=0 sehingga Q=1 (pada saat masukan gerbang NAND rendah, keluarannya akan tinggi). Q=1 akan masuk ke G2, dengan R=0 maka keluaran G4=1 G2 sekarang punya 2 masukan yg keduanya bernilai 1. Mnghasilkan keluaran Qbar=0 Sebaliknya, Jika ingin menyimpan Q = 0 maka diset masukan S=0 & R=1

1 1 1 1

Tabel dari flip flop S-R S R Q Q 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 S R Q Q hasil 0 0 Q- Q- tidak berubah 0 1 0 1 Set 1 0 1 0 Reset 1 1 - - tidak terdefinisi

Flip flop dapat juga di bentuk menggunakan 2 buah gerbang NOR, seperti gambar Simbol flip-flop S-R NOR S Q R Q

Flip flop S-R terdetak fli-flop sering kali harus di pasang atau di pasang kembali secara sincron dengan unit lain dan sesuai dengan suatu detak. Untuk itu di gunakan S-R terdetak / clocked. Simbol SR terdetak flip-flop S-R terdetak (Ck harus terisi) Ck S Q R Q

tabel kebenaran diagram waktu flip flop terdetak

Flip flop tipe T (toggle) mempunyai satu masukan T(toggle) yang akan menyebabkan berubahnya keadaan keluaran pada setiap pulsa masukan. flip-flop ini dibuat menggunakan umpan balik Q ke R dan dari Qbar ke S Misal Q=1 dan Qbar=0 , maka S=0 dan R=1, di sebabkan karena umpan balik tersebut.

Flipflop T Masukan 1 pada T , kedua masukan pada G3=0, keluaran=1 Masukan G4=1 dan dari T=0, keluaran G4=1 Untuk lebih jelasny bisa lihat gambar 1 1 1 1 1 1 1 1 1

Diagram waktu flip flop T

Flip flop tipe D (delay) flip-flop delay adalah penambahan tunda 1 bit pada sebuah jalur data masukan. Pembalik di tambahkan pada masukan R sehingga masukan R merupakan komplemen dari masukan S. Dalam keadaan ini flip-flop selalu pada D=1(set), D=0(reset) . Untuk lebih jelasnya lihat gambar berikut.

Flip flop D 1 1 1 1 1

Flip flop J-K flip flop J-K ini mirip dengan flip flop T dimana ada tambahan 2 masukkan, masukkan tersebut disebut masukkan J dan K untuk membedakan dengan S dan R. Kontruksi JK menyediakan flip flop universal yang dapat diprogram. Jika J=1 dan K=0, maka flip flop dalam keadaan set Q=1 dan Qbar=0. dan Ck=1 Untuk lebih jelasnya lihat gambar berikut:

Flipflop J-K 1 1 1 1 1 1 1 1 1