Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder

Slides:



Advertisements
Presentasi serupa
Pertemuan 12 : Level Logika Digital
Advertisements

PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
Arsitektur Komputer “Rangkaian Aritmatika”
Jurusan Teknik Elektro Fakultas Teknik UNTIRTA
IX. RANGKAIAN LOGIKA KOMBINASIONAL
Pertemuan 12 : Level Logika Digital
RANGKAIAN LOGIKA KOMBINASIONAL
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
BAB 9 RANGKAIAN ARITMATIKA.
FAKULTAS ILMU KOMPUTER UNIVERSITAS PUTRA INDONESIA”YPTK” PADANG
RANGKAIAN LOGIKA KOMBINASIONAL
BAB II SANDI BINER 2.1 Sandi 8421
TEK 2524 Organisasi Komputer
PERTEMUAN MINGGU KE-2 LEVEL GATE.
“HALF ADDER DAN FULL ADDER”
X. RANGKAIAN LOGIKA KOMBINASIONAL
ARITHMATIC LOGICAL UNIT (ALU)
COMPUTER ARITHMETIC.
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian Kombinasional Dasar
Rangkaian Kombinasional COMPARATOR
RANGKAIAN PEMBANDING DAN PENJUMLAH
SISTEM DIGITAL Enkoder dan Dekoder.
SISTEM BILANGAN Universitas Putra Indonesia “ YPTK” Padang
PERTEMUAN 6 ARITMATIKA BINER
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
Elektronika Digital 1 MAE 4203
MULTIPLEXER, DEMULTIPLEXER DAN KOMPARATOR
SUM OF PRODUCT, PRODUCT OF SUM DAN RANGKAIAN ARITMATIKA
Dasar-dasar Rangkaian Logika Digital
Sistem Bilangan 2.
Mata Kuliah Dasar Teknik Digital TKE 113
PERTEMUAN 9 RANGKAIAN KOMBINASIONAL
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian logika Kombinasional
Dasar-dasar Rangkaian Logika Digital
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
PENCACAH (COUNTER).
GERBANG LOGIKA A.Tabel Kebenaran
1. Sistim Bilangan : Desimal, Biner, Oktal, Hexadesimal
Kuliah 7 TKE 321 R. Arief Setyawan, ST. MT.
Aritmatika digital.
SIRKUIT ARITMATIKA.
APLIKASI SISTEM DIGITAL
Oleh : SHOFFIN NAHWA UTAMA, M.T
Mata Pelajaran :Sistem Komputer
Pembanding (Comparator)
COMPUTER ARITHMETIC.
SISTEM DIGITAL FIRMANSYAH, S. KOM.
ARITHMATIC LOGICAL UNIT (ALU)
Rangkaian Kombinasional Terpadu
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST., M.ENG
Aritmatika Digital Penjumlah Paro (Half Adder)
Sistem Bilangan Temu 2.
BINARY DECODING Engkonversi sebuah n-bit code biner kedalam sebuah sinyal diskrit/1 (satu) output yang aktif (low/high) Syarat perancangan sebuah Dekoder.
Mata Kuliah Teknik Digital
Fungsi-fungsi IC Digital: Kombinasi
Organisasi Bus Prosesor
Perancangan rangkaian logika:
COMPUTER ARITHMETIC.
RANGKAIAN DIGITAL ENCODER & Decoder.
Rangkaian Kombinasional
MATAKULIAH SISTEM DIGITAL PERTEMUAN V RANGKAIAN ARITMATIK
Sistem Bilangan Temu 2.
MSI = Medium Scale Integration
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
SISTEM KOMPUTER ARITHMATIC LOGICAL UNIT (ALU) ARITHMATIC LOGIC UNIT 1. ARITHMATIC LOGIC YANG MENCAKUP : Adder (Penambahan) Subtracter (Pengurangan)
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
Transcript presentasi:

Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder Half & Full Subtractor Comparator

Decoder Tabel Kebenaran Decoder adalah rangkaian digital yang dapat mengubah bilangan biner menjadi bilangan desimal, Tabel Kebenaran A B Y3 Y2 Y1 Y0 1

Encoder Tabel kebenaran Encoder adalah rangkaian digital yang dapat mengubah bilangan desimal menjadi bilangan biner. Tabel kebenaran   C B A 1 2 3 4 5 6 7

Multiflexter Tabel Kebenaran Multiplexer adalah suatu rangkaian digital yang mempunyai beberapa line input dan satu line output. Input ditentukan oleh selector. Rumus jumlah input = 2n.n menunjukkan jumlah selector. Tabel Kebenaran I1 I2 I3 I4 S1 S0 Y 1

Demultiflexter In S1 S0 Y0 Y1 Y2 Y3 1 Tabel kebenaran Demultiplexer adalah suatui rangkaian digital yang hanya mempunyai 1 line input dan beberapa line output. Sama seperti multiplexer output ditentukan jumlah selector. Rumus jumlah output = 2n. Tabel kebenaran In S1 S0 Y0 Y1 Y2 Y3 1

Half & Full Adder C1 B A  C0 1 B A  C0 1

Half & Full Subtractor B A D0 B0 1 B1 B A D0 B0 1

Comparator Comparator 2 Bit A>B : A1B1 + (A1  B1)(A0B0)