MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST

Slides:



Advertisements
Presentasi serupa
MULTIVIBRATOR, TEORI DAN APLIKASINYA
Advertisements

Counter & Register Minggu 8.
Rangkaian Logika Sekuensi
BAB VI Rangkaian Logika Sekuensial
RANGKAIAN SEKUENSIAL.
PRIN STIANINGSIH,S.ST TEKNIK KOMPUTER DAN JARINGAN
Pertemuan 12 : Level Logika Digital
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Flip - Flop Oleh: Satriyo, ST, MKom.
PERTEMUAN MINGGU KE-2 LEVEL GATE OLEH SARI NY.
Counter Satriyo, ST, Mkom.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
Digital logic circuit Arum Tri Iswari Purwanti
Pertemuan 12 : Level Logika Digital
Siswo Wardoyo, S.T., M.Eng. LATCH
Sunarno Lab. Elins FMIPA UNNES
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN 07 FLIP FLOP Teknik digital.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Shift Register Counters Chapter 21
TEK 2524 Organisasi Komputer
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : keadaan masukannya pada.
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 12 PENCACAH.
FLIP - FLOP.
Elektronika Digital Data analog, suatu besaran dinyatakan di dalam angka desimal, suatu sistem bilangan yang terdiri dari angka nol sampai sembilan. Data.
RANGKAIAN FLIP FLOP.
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
GERBANG-GERBANG LOGIKA
Sistem Bilangan 2.
Gerbang Logika NAND, NOR, XOR, XNOR
9. Rangkaian Logika Kombinasional dan Sekuensial
Sistem Digital Flip-Flop Sistem Digital. Hal 1.
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Flip-Flop Kelompok 1 : Addul Aziz (A )
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
PENCACAH (COUNTER).
SELAMAT BERJUMPA DALAM TUTORIAL
Logic Gate (Gerbang Logika)
Register dan Shift Register
PERTEMUAN MINGGU KE-2 LEVEL GATE.
RANGKAIAN LOGIKA Flip-Flop Hal 1.
Mata Kuliah Teknik Digital
RANGKAIAN FLIP FLOP.
Mata Kuliah Dasar Teknik Digital TKE 113
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Mata Kuliah Dasar Teknik Digital TKE 113
Mata Kuliah Dasar Teknik Digital TKE 113
GERBANG LOGIKA DAN ALJABAR BOOLE
Fungsi-fungsi IC Digital: Sekuensi
Mata Kuliah Teknik Digital
1. MEMAHAMI KONSEP GERBANG LOGIKA
RS-FlipFlop.
Modul ke: Fakultas Program Studi 13 Teknik Teknik Eleltro Teten Dian Hakim, ST. MT. Perancangan Sistem Digital Counter dan Register.
XVIII. RANGKAIAN REGISTER DAN COUNTER
Rangkaian Logika Sequensial
Arsitektur & Organisasi Komputer
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Mata Kuliah Teknik Digital
Rangkaian Logika Sekuensial Synchronous
MULTIVIBRATOR ASTABIL aadalah rangkaian pembangkit pulsa yang menghasilkan keluaran gelombang segi empat SSuatu MV astabil juga disebut dengan multivibrator.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
GERBANG LOGIKA Jurusan Pendidikan Teknik Elektronika
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Sekuensial KILLER PRESENTATIONS Series Power Templates & Presentations Tools You Must See Before You Die © 2013 IDEASMAX, All Rights.
Transcript presentasi:

MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST FLIP- FLOP MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST

FLIP - FLOP Merupakan suatu rangkaian digital yang mempunyai 2 (dua) buah output yang satu sama lain mempunyai keadaan output yang berbeda. Jenis – Jenis Flip – Flop : RS Flip-flop (RS-FF) D Flip-flop (D-FF) JK Flip-flop (JK-FF)

RS FLIP-FLOP Rangkaian R-S Flip-Flop dengan 2 buah gerbang NOR : Tabel Kebenaran : S R    Keadaan memori 1  Keadaan reset  Keadaan set  Keadaan illegal

Cont… Rangkaian R-S Flip-Flop dengan 2 buah gerbang NAND : Tabel Kebenaran : S R   1  Keadaan illegal  Keadaan reset  Keadaan set  Keadaan memori

Cont… RS-FF mempunyai 4 kemungkinan keadaan output yaitu : Keadaan Set  apabila keadaan output = 1 dan = 0 Keadaan Reset  apabila keadaan output = 0 dan = 1 Keadaan memori  apabila keadaan outputnya sama dengan keadaan output sebelumnya (mempertahankan keadaan set atau reset) Keadaan illegal  Keadaan ini tidak diinginkan karena kedua output mempunyai keadaan logika yang sama

R-S-T FLIP-FLOP Rangkaian : Tabel Kebenaran : T S R X 1

D FLIP-FLOP Kelemahan RS flip-flop  adanya keadaan ilegal. Untuk mengatasi hal tersebut RS flip-flop dikembangkan menjadi D flip flop yang hanya memiliki keadaan set, reset dan memori. Rangkaian dan tabel kebenaran D Flip-flop : T D X 1

D FLIP-FLOP (CONT…)

J-K FLIP-FLOP Pada J-K flip-flop selain terdapat keadaan set, reset, dan memori, terdapat keadaan baru yang disebut keadaan toggle yaitu suatu keadaan output flip-flop yang merupakan komplemen dari keadaan output sebelumnya. Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop yang aktif selama input T (clock) berlogika 1. T J K X 1