FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( 30601301403 ) Universitas Islam Sultan Agung Semarang

Pendahuluan Pada dasarnya rangkaian logika dibagi menjadi dua jenis, yaitu rangkaian kombinasional dan rangkaian sequential. Rangkaian kombinasional adalah suatu rangkaian yang outputnya hanya tergantung pada kombinasi inputnya. Rangkaian sequential adalah suatu rangkaian yang outputnya tidak hanya tergantung pada kombinasi inputnya tetapi juga tergantung pada output sebelumnya.

Mengapa sebuah komputer dapat menyimpan data atau informasi ? Didalam komputer pribadi ( PC ) terdiri dari beberapa sampai ribuan bahkan lebih rangkaian logika Flip – Flop. Bukan hanya itu saja bagian penyimpanan tersebut dilengkapi dengan pengalamatan ( adressing ), sinyal kendali (kontrol signal), dan sinyal pendetak atau denyut ( clock signal ). Semua itu dikemas dalam suatu chip IC

Pengertian Flip – Flop Flip Flop dalah suatu rangkaian yang dapat menyimpan state biner (sepanjang masih terdapat power pada rangkaian) sampai terjadi perubahan pada sinyal inputnya. Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR

Jenis - jenis Flip – Flop RS Flip-flop (RS-FF) D Flip-flop (D-FF) JK Flip-flop (JK-FF)

Flip – Flop RS ( Reset Set Flip – Flop ) Flip - Flop RS disebut juga penahan transparan (transparent laches), karena keluaran Flip – Flop langsung menyebabkan terjadinya perubahan terhadap masukannya. Adapun dengan rangkaiannya dapat menggunakan gerbang logika NOR maupun NAND

Lanjutan …. Rangkain Flip – Flop Rs dengan 2 buah gerbang NOR : Tabel Kebenaran: S R    Keadaan memori 1  Keadaan reset  Keadaan set  Keadaan illegal

Lanjutan . . . Rangkaian Flip – Flop RS dengan 2 buah gerbang NAND Tabel kebenaran : S R   1  Keadaan illegal  Keadaan reset  Keadaan set  Keadaan memori

Lanjutan . . . RS-FF mempunyai 4 kemungkinan keadaan output yaitu: Keadaan Set  apabila keadaan output = 1 dan = 0 Keadaan Reset  apabila keadaan output = 0 dan = 1 Keadaan memori / Hold  apabila keadaan outputnya sama dengan keadaan output sebelumnya (mempertahankan keadaan set atau reset) Keadaan illegal  Keadaan ini tidak diinginkan karena kedua output mempunyai keadaan logika yang sama

Flip – Flop RS Berdetak ( Clocked SR FF ) Flip – Flop Pendetak bekerja dengan sinyal pendetak sehingga FF RS ini akan Bekerja sesuai dengan sinyal yang dikeluarkan oleh Sinyal pendetak. Catatan : Apabila sinyal pendetak = 0 maka data masukan pada S dan R tidak ditanggapi dan keluaran Q tidak berubah Apabila sinyal pendetak berubah dari 0 menjadi 1 maka data masukan S dan R akan ditanggapi sehingga nilai keluaran Q akan berubah

Lanjutan . . . Simbol Flip- Flop dengan pendetak : Tabel kebenaran : Rangkaian Flip – Flop Dengan pendetak :

Lanjutan . . . Inti dari Flip – Flop dengan Pendetak : Sinyal pendetak ini mencegah FF mengalai perubahan sebelum waktu yang ditentukan.

Flip – Flop D Kelemahan RS flip-flop  adanya keadaan ilegal. Gerbang logika ini berfungsi untuk ‘menjamin’ supaya masukan S dan R berada pada keadaan yang berlawanan sehingga dapat dipastika tidak ada keadaan pacu dalam outputnya Keadaan yang ada dalam Flip – Flop D yaitu : Set, Preset, Memori ( Hold )

Lanjutan . . . Rangkaian Flip – Flop D Tabel kebenaran T D X 1

Prinsip Kerja Flip – Flop D Nilai masukan data pada T akan menentukan apakaha data masukan di D akan ditahan ataupun di dilewatkan

Flip – Flop JK Flip – Flop yang paling penting Flip – Flop yang paling cocok untuk digunakan sebagai piranti penyimpanan (memori) Flip – Flop JK dipakai pada setiap komputer digital dan piranti – piranti digital lainnya Pada J-K flip-flop selain terdapat keadaan set, reset, dan memori, terdapat keadaan baru yang disebut keadaan toggle yaitu suatu keadaan output flip-flop yang merupakan komplemen dari keadaan output sebelumnya.

Lanjutan . . . Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop yang aktif selama input T (clock) berlogika 1. T J K X 1

Daftar pustaka : 1. ocw. usu. ac. id/course/download/. dasar Daftar pustaka : 1.ocw.usu.ac.id/course/download/...dasar.../tke_113_han dout_flip-flop.pdf 2. http://www.iitg.ernet.in/asahu/cs221/Lects/Lec13.pdf 3. Ir. Wijaya Wijanarka, teknik digital

TERIMA KASIH