Oleh : Eri Prasetyo Wibowo Gerbang Nalar Elektronika Lanjut Oleh : Eri Prasetyo Wibowo

Definisi Gerbang Logika Sebuah rangkaian logika menghasilkan nilai luaran sebesarVout yang merupakan fungsi boolean dari masukan V1, V2, …, VN Gnd Vdd . V1 V2 VN Vout Pmos Nmos Vdd V1 V2 . V3 Circuit logique . Vout Vi . . VN Vout = "1" terhubung ke Vdd Vout = "0" terhubung ke Gnd Gnd

Contoh Dasar : NOR jaringan NMOS driven & jaringan PMOS me-blok jaringan NMOS me-blok & jaringan PMOS driven

Contoh dasar : NOR Fungsi : Va = 1 dan/atau Vb = 1 satu dari 2 transistors NMOS driven Vout = 0 Va = 0 dan Vb = 0 2 transistors PMOS driven Vout = 1

Tegangan treshold NOR definisi : Vth = Va = Vb = Vout situasi : Perubahan dari Va dan Vb (W/L)nA = (W/L)nB (W/L)pA = (W/L)pB pembanding

Tegangan treshold NOR Si kn = kp et Vtn = - Vtp, on obtient : Vth (Nor) = (VDD + Vtn ) / 3 Vth(Inv) = VDD / 2 A.N. : VDD = 5 V et Vtn = 1V VTH(Inv) = 2.5 V Vth(Nor) = 2 V

Tegangan treshold NOR Untuk mendapatkan tegangan ekivalen dg VDD / 2, ini mempengaruhi perbandingan geometri (W/L) transistors 2 MOS seri dg dimensi W & L sama dengan sebuah MOS dg dimensi W & 2L Kres = K / 2 2 MOS en parallèle dg dimensi W & L ekivalen dg sebuah MOS dg dimensi 2W et L Kres = 2 K kp kp kn kn

Tegangan treshold NOR kp kp/2 kp 2 kn kn kn

Contoh Lain : NAND Fungsi : Va = 1 dan Vb = 1 2 transistors NMOS driven Vout = 0 Va = 0 dan/atau Vb = 0 salah satu transistors PMOS conduit Vout = 1

Tegangan treshold du NAND 2 kp kn / 2 Vth = VDD / 2 si kn = 4 kp (W/L)p  0.63 (W/L)n

Layout NOR

Layout NAND

Contoh Desain gate ? ?

metodologi  Portes logiques  Fonction logique F = A + B  Réseau P  Réseau N

metodologi  Réseau P  Schéma électrique  Réseau N

Gerbang Kompleks ? Examples : F = A.B.C.D F = (A+B) . (C+D)

Desain gerbang logika kompleks jaringan P menggambarkan luaran 1 Le réseau N tire la sortie à 0 Jaringan N et P komplementer satu dari dua jaringan driven

Logika elektrik Pertama ekspresi logika , kita bangun dari jaringan transistor tipe N Exemple : NMOS lewat jika luarannya = 1 S = (A.B) + (C.(D+E)) S = (A.B) + (C.(D+E)) Bagaimana merealisasikan lebih lanjut ?

Fungsi NMOS 2 kemungkinan : logika OR dan logika And Logika OR : S = 0 jika A = 1 atau B = 1 Logika And : S = 0 jika A = B = 1 NMOS kondisi paralel NMOS kondisi seri

Desain jaringan NMOS OR : Transistors paralel And : Transistors seri S B C S = (A.B) + (C. (D+E) ) D E 0V

Desain jaringan PMOS Or : Transistors seri And : Transistors paralel Vdd A B S = (A.B) + (C. (D+E) ) C D E S

Desain jaringan PMOS Méthode 2 : menggunakan metode komplemen PMOS melewatkan jika input = 0 input = 1 ingat : A . B = A + B et A + B = A . B S = (A.B) + (C.(D+E)) S = (A.B) . (C.(D+E)) S = (A+B) . (C+(D.E)) S = (A+B) . (C+(D+E))

Desain Jaringan PMOS S = (A+B) . ( C + (D.E) ) S = (A.B) + (C.(D+E)) Vdd A B C D E S

Desain jaringan PMOS Definisikan graph pd jaringan N : Metode 3 : trace graph pada jaringan NMOS A B C D E Definisikan graph pd jaringan N : S Puncak dari graph adalah Sebuah potensial jaringan P2 P1 0V

Desain jaringan PMOS definisi graph di jaringan N : A B C D E S Puncak graph adalah Sebuah potensial jaringan P2 P1 arc dari graphe adalah rangkaian transistor N 0V

Desain jaringan PMOS Graphe du réseau N : hasil : 4 puncak dan 5 arcs B C D E Graphe du réseau N : S S P2 P1 P1 P2 0V 0V

Hasil solusi Mana yang dipilih ?