PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC OLEH SARI NY.

Slides:



Advertisements
Presentasi serupa
Nama kelmpok : maskar nurlailah. r
Advertisements

Struktur CPU Delta Ardy Prima, S.ST.
PENGANTAR TEKNOLOGI INFORMASI
SISTEM OPERASI Oleh : Wahyu Andhyka Kusuma
Struktur CPU.
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
PERTEMUAN MINGGU KE- 10 CONTROL UNIT.
Mikrokontroller Berbasiskan RISC 32 bits
Organisasi Komputer : Struktur dan Fungsi Komputer 2
KELUARGA ARSITEKTUR KOMPUTER : IBM PC
PERTEMUAN MINGGU KE-11 SISTEM INPUT / OUTPUT OLEH SARI NY.
Kode MK : TI Revisi Terakhir : Sesi 8 Tim Jurusan Mode Pengalamatan dan Set Instruksi.
Arsitektur Komputer.
PERTEMUAN MINGGU KE-14 PROSESOR PARALEL OLEH SARI NY.
NAMA KELOMPOK NPM  ANDRIANA RESTIASARI  JULAEHA  JEN RETNO ERYANI DOSEN PEMBIMBING : NAHOT FRASTIAN UNIVERSITAS.
Pertemuan ke - 5 Struktur CPU
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Operasi Mikro Kendali Prosesor Unit Kendali Kendali Mikroporgrammed.
BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer
Organisasi dan Arsitektur Komputer
REDUCED INSTRUCTIONS SET ARCHITECTURE.
CPU (CENTRAL PROCESSING UNIT)
ARSITEKTUR SET INSTRUKSI
Organisasi dan Arsitektur Komputer
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
ARSITEKTUR SET INSTRUKSI
PERTEMUAN KE-2 PERKULIAHAN SISTEM OPERASI
LOKASI DAN OPERASI MEMORI
Reduced Instruction Set Computer(RISC)
Prosesor RISC dan CISC.
ORGANISASI & ARSITEKTUR KOMPUTER 2 STRUKTUR & FUNGSI CPU IBP WIDJA, MT
Arsitektur Komputer CISC dan RISC
PIPELINE DAN PROSESOR PARALEL
PIPELINING INSTRUCTION
Reduced Instruction Set Computers
Matakuliah : H0162/ Mikroprosesor Tahun : 2006 Versi : 1/0
Pipelining.
Organisasi dan arsitektur komputer
Instruksi dalam CPU.
PIPELINE DAN PROSESOR PARALEL
Struktur dan Fungsi CPU (II)
Organisasi dan Arsitektur Komputer
CPU (CENTRAL PROCESSING UNIT)
Struktur Sistem Komputer
12. Teknologi Pipeline By Serdiwansyah N. A..
KLASIFIKASI ARSITEKTURAL
Pertemuan 12 (PIPELINING)
Arsitektur Komputer II
Reduced Instruction Set Computers
Stallings W., Organisasi dan Arsitektur Komputer, Prentice Hall, 1996
PIPELINING INSTRUKSI Created by : Rizka Ariyanto ( )
CPU (CENTRAL PROCESSING UNIT)
PENGANTAR TEKNOLOGI INFORMASI
PROCESSING DEVICE CPU (Central Processing Unit); memproses arahan, melaksanakan pengiraan dan menguruskan laluan informasi menerusi system komputer. ALU.
PERTEMUAN MINGGU KE-11 PIPELINE DAN RISC.
ORGANISASI & ARSITEKTUR KOMPUTER 2 PROCESSOR SUPERSCALAR IBP WIDJA, MT
Organisasi dan Arsitektur Komputer
Pengantar Teknik Elektro
Materi Organisasi Komputer
Pertemuan IV Struktur dan Fungsi CPU (III)
Pertemuan ke - 5 Struktur CPU
ARSITEKTUR & ORGANISASI KOMPUTER
Pertemuan ke 3 Struktur CPU
PROCESSOR.
ARSITEKTUR KOMPUTER Komponen dan Interkoneksi
Set Instruksi.
PERTEMUAN MINGGU KE- 10 CONTROL UNIT.
SISTEM OPERASI Desi Ramayanti, S.Kom 11/16/2018
CPU (CENTRAL PROCESSING UNIT)
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
Transcript presentasi:

PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC OLEH SARI NY

PIPELINE Pipeline: Mesin yang melaksanakan beberapa komputasi yang berbeda secara bersama-sama ,namun pada saat itu setiap komputasi akan berada dalam tahapan eksekusi yang berbeda Sari NY

KATEGORI PIPELINE 1. Pipeline Unit Arithmetic Berguna untuk operasi vektor 2. Pipeline Unit Instruction Berguna untuk komputer yang mempunyai set instruksi yang sederhana Sari NY

TEKNIK DASAR YANG DIGUNAKAN DALAM MERANCANG SUPERKOMPUTER DAN RISC 1. Pendekodean instruksi pipelined 2. Beberapa unit fungsional pipelined yang beroperasi secara bersamaan 3. Bank memori inetrleaved tak sinkron 4. Cache instruksi dan data independen 5. Sejumlah bus untuk mentransfer data, alamat dan signal kontrol Sari NY

PEMROSESAN VEKTOR LEBIH CEPAT DARIPADA PEMROSESAN SKALAR 1. Berkurangnya kontensi memori karena adanya akses memori yang lebih sedikit 2. Berkurangnya pendekodean instruksi 3. Tingkah lakunya bisa diramalkan, hal ini khususnya penting bagi : Pengindeksan implisit dan akses memori Pencabangan implisit Sari NY

REDUCED INSTRUCTION SET COMPUTER (RISC) Fitur Utama : General Purpose Register dalam jumlah yang amat banyak Menggunakan teknologi compiler untuk mengoptimalisasikan penggunaan register Instuction Set yang sedikit dan sederhana Pendekatan umum dalam instruksi pipeline Memimpin untuk : Set eksekusi yang besar dan lebih banyak mode pengalamatan Sari NY

KARAKTERISTIK RISC Satu instruksi persiklus Operasi register to register Mode pengalamatan yang sederhana Format instruksi yang sederhana Desain hardwired (tanpa microcode) Format instruksi yang fix Proses compile yang cepat Sari NY

PIPELINING PADA RISC Terdapat berbagai macam instruksi pada register to register Siklus Instruksi memiliki 2 Fase : 1. I : Instruction Fetch (Pengambilan Instruksi) 2. E : Execute (Melakukan operasiALU dengan register input dan output Operasi Load dan Store memiliki 3 Fase : 1. I : Instruction Fetch 2. E : Execute (Menghitung alamat memori) 3. D : Memory (Operasi register ke memori atau memori ke register Sari NY

OPTIMALISASI PIPELINE Percabangan yang dikenal Delay Branch 1. Tidak akan ada efeknya sampai suatu eksekusi instruksi selesai 2. Instruksi percabangan akhirnya mengalami delay Sari NY