Arsitektur Komputer Pertemuan – 13 CISC & RISC

Slides:



Advertisements
Presentasi serupa
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Advertisements

Struktur CPU Delta Ardy Prima, S.ST.
Struktur CPU Organisasi Komputer TATA SUMITRA M.KOM HP
Cache Memori Oleh : Ahmad Fuad Hariri Fitriana Nelvi Tino Arif Cahyo
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
Mikrokontroller Berbasiskan RISC 32 bits
Mikrokontroller Berbasiskan RISC 8 bits
ARSITEKTUR DAN ORGANISASI
Arsitektur Komputer “Instruksi Set Arsitektur”
Kode MK : TI Revisi Terakhir : Sesi 8 Tim Jurusan Mode Pengalamatan dan Set Instruksi.
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC OLEH SARI NY.
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer
Organisasi dan Arsitektur Komputer
Organisai dan arsitektur komputer
APLIKASI KOMPUTER DALAM MANAJEMEN KONSTRUKSI 1
REDUCED INSTRUCTIONS SET ARCHITECTURE.
CPU (CENTRAL PROCESSING UNIT)
Pengembangan Siklus Pengolahan Data
Organisasi dan Arsitektur Komputer
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
Central Processing Unit
Organisasi dan Arsitektur Komputer
10. Set Intruksi : Karakteristik dan Fungsi
Struktur Sistem Operasi PART 2.
Struktur Sistem Komputer
Reduced Instruction Set Computer(RISC)
Organisasi dan Arsitektur Komputer
Prosesor RISC dan CISC.
ORGANISASI & ARSITEKTUR KOMPUTER 2 STRUKTUR & FUNGSI CPU IBP WIDJA, MT
Arsitektur Komputer CISC dan RISC
Organisasi dan arsitektur komputer
Reduced Instruction Set Computers
Struktur Sistem Komputer
Organisasi dan arsitektur komputer
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
1 Pertemuan 24 Reduced Instruction Set Computer 2 Matakuliah: H0344/Organisasi dan Arsitektur Komputer Tahun: 2005 Versi: 1/1.
Sistem Operasi UPN Veteran Surabaya 2012.
RISC vs CISC.
CPU (CENTRAL PROCESSING UNIT)
Struktur Register Mikroprosesor 8086
PENGANTAR LOGIKA & TEKNIKPEMROGRAMAN
Pengenalan Mikrokontroller
Struktur CPU.
Mode Pengalamatan &Jenis-Jenis Instruksi
ORGANISASI & ARSITEKTUR KOMPUTER 2 SET INSTRUKSI IBP WIDJA, MT
ARSITEKTUR KOMPUTER.
William Stallings Computer Organization and Architecture
Arsitektur Komputer II
Reduced Instruction Set Computers
ORGANISASI & ARSITEKTUR KOMPUTER
ASSEMBLER #1 MK. PEMROGRAMAN SISTEM
Computer Organization and Architecture
PERTEMUAN MINGGU KE-11 PIPELINE DAN RISC.
PENGANTAR LOGIKA & TEKNIK PEMROGRAMAN
Organisasi dan Arsitektur Komputer
IDENTIFIKASI TREND CONTOH
Pemrograman, Bahasa C dan Jenis Data Utama
ARSITEKTUR KOMPUTER Komponen dan Interkoneksi
Struktur CPU.
BAB VII MIKROKONTROLLER
Memori & Pemrograman MCS-51
Struktur CPU.
PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.
Struktur CPU.
Transcript presentasi:

Arsitektur Komputer Pertemuan – 13 CISC & RISC

CISC & RISC RISC CISC Reduced Instruction Set Computer Komputer dengan Set instruksi terbatas CISC Complex Instruction Set Computer Komputer dengan Set instruksi Kompleks

RISC (Reduced Instruction Set Computer) Ciri-Ciri Utama: Peningkatan kapasitas pada general purpose register Penggunaan Teknologi kompiler untuk meningkatkan kenerja register yang digunakan Set instruksi yang sederhana dan terbatas Peningkatan pada saluran instruksi Dikembangkan oleh dunia penelitian akademisi

Karakteristik RISC Satu instruksi per cycle Operasi register ke register (lebih sederhana) Simpel mode pengalamtan Simpel dalam format instruksi Didesign sebagai perangkat keras (bukan microcode) Format instruksnya sudah ditetapkan (sekitar 32 bit) Lebih ke waktu pengkompilean

Kenapa komputer mengarah pada CISC? Harga software lebih mahal dibandingkan harga hardware Peningkatan kompleksitas pada bahasa pemrograman tingkat tinggi Mengacu kepada: - kapasitas set instruksi yang semakin besar - Penambahan pada jenis pengalamatam - Implementasi Hardware statemen bahasa pemrograman tingkat tinggi

Tujuan dari CISC Kreteria CISC Untuk meringkaskan proses compiling (yakni proses pertukaran dari high level ke low level) dan ini menghasilkan peningkatan kinerja komputer secara keseluruhan. Kreteria CISC Jumlah saluran yang banyak (kapasitasnya 100 s/d 250 saluran). Terdapat beberapa saluran khas yg kurang kerap digunakan. Berbagai mode pengalamatan (berjumlah 5 s/d 20 mode). Berbagai jenis format saluran (memerlukan penkodean yang berlainan). Pada umumya saluran memanipulasikan jenia operan dalam memori.

Kreteria operasi CISC Operasi CISC Kinerja operasi Penggunan Operands Urutan pengeksekusian Pembelajaran telah dapat ditulis dengan bahsa tingkat tinggi Operasi CISC Tugasnya perpindahan data Pernyataan bersyarat (IF, LOOP) Urutan pengendalian Prosedur call-return banyak membutuhkan waktu eksekusi Beberapa bahasa pemrograman tingkat tinggi (HLL) banyak mengacu kearah operasi kode mesin

Operand Mengutamakan local scalar variables Berkosentrasi pada peningkatan local variables Pascal C Rata-rata Integer constant 16 23 20 Scalar variable 58 53 55 Array/structure 26 24 25

Perbandingan kinerja antar processors

Perbandingan CISC dan RISC CISC Built for Language (Assembly) CISC Built for Memory Conservation CISC Focuses on Standards and Compatibility RISC Designed for Speed RISC Simultaneous Access to Code and Operands RISC Reliance on Compilers Multiple Register Sets Performance feature independent of RISC aspect of processor Reduce frequency of register saves/restores on procedure calls Overlap register sets for parameter passing MRS impact performance for both RISC and CISC

Effect of MRS on CISC Effect of MRS on RISC

Perbandingan CISC , RISC dan Superscalar

Overlapping Register Windows

Circular Buffer diagram

Operation of Circular Buffer When a call is made, a current window pointer is moved to show the currently active register window If all windows are in use, an interrupt is generated and the oldest window (the one furthest back in the call nesting) is saved to memory A saved window pointer indicates where the next saved windows should restore to Global Variables Allocated by the compiler to memory Inefficient for frequently accessed variables Have a set of registers for global variables

Register vs Cache Large Register File Cache All local scalars Recently-used local scalars Individual variables Blocks of memory Compiler-assigned global variables Recently-used global variables Save/Restore based on procedure nesting depth Save/Restore based on cache replacement algorithm Register addressing Memory addressing