Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom

Slides:



Advertisements
Presentasi serupa
Materi GERBANG LOGIKA.
Advertisements

Welcome to GERBANG LOGIKA.
GERBANG LOGIKA pertemuan ke-8 oleh Sri Weda Mahendra S.T
GERBANG LOGIKA (LOGIC GATE)
PENGANTAR SISTEM LOGIKA
Rangkaian Logika Sekuensi
BAB VI Rangkaian Logika Sekuensial
RANGKAIAN SEKUENSIAL.
Pertemuan 12 : Level Logika Digital
XVIII. RANGKAIAN REGISTER DAN COUNTER
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Flip - Flop Oleh: Satriyo, ST, MKom.
PERTEMUAN MINGGU KE-2 LEVEL GATE OLEH SARI NY.
UP. Fakultas Teknologi Informasi dan Komunikasi
Counter Satriyo, ST, Mkom.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
MENJELASKAN PRINSIP REGISTER
OLEH : DANANG ERWANTO, ST
Digital logic circuit Arum Tri Iswari Purwanti
Pertemuan 12 : Level Logika Digital
Siswo Wardoyo, S.T., M.Eng. LATCH
Aljabar Boolean TUGAS KELOMPOK Moh. Furqan, S.Kom Bool
Sunarno Lab. Elins FMIPA UNNES
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN 07 FLIP FLOP Teknik digital.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
TEK 2524 Organisasi Komputer
Shift Register Counters Chapter 21
TEK 2524 Organisasi Komputer
TEK 2524 Organisasi Komputer
Rangkaian Kombinasional Dasar
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : keadaan masukannya pada.
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 12 PENCACAH.
FLIP - FLOP.
RANGKAIAN FLIP FLOP.
Pertemuan Ke 2 Organisasi dan Organisasi Komputer (ARKOM)
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
REGISTER & COUNTER # SESSION 8 #.
9. Rangkaian Logika Kombinasional dan Sekuensial
Sistem Digital Flip-Flop Sistem Digital. Hal 1.
Flip-Flop Kelompok 1 : Addul Aziz (A )
PENCACAH (COUNTER).
TEK 2524 Organisasi Komputer
SELAMAT BERJUMPA DALAM TUTORIAL
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Mata Pelajaran :Sistem Komputer
PERTEMUAN MINGGU KE-2 LEVEL GATE.
RANGKAIAN LOGIKA Flip-Flop Hal 1.
Mata Kuliah Teknik Digital
RANGKAIAN FLIP FLOP.
Rangkaian Kombinasional Terpadu
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Mata Kuliah Dasar Teknik Digital TKE 113
Fungsi-fungsi IC Digital: Sekuensi
RS-FlipFlop.
Rangkaian Logika Sequensial
:: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI
Arsitektur & Organisasi Komputer
RANGKAIAN DIGITAL ENCODER & Decoder.
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Mata Kuliah Teknik Digital
Rangkaian Logika Sekuensial Synchronous
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Rangkaian Sekuensial KILLER PRESENTATIONS Series Power Templates & Presentations Tools You Must See Before You Die © 2013 IDEASMAX, All Rights.
Transcript presentasi:

Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom Sekolah Tinggi Teknologi Nurul Jadid Program Studi Teknik Informatika

Abstract… Rangkaian sekuensial selain outputnya tergantung keadaan inputnya, juga tergantung pada keadaan outputnya Karenanya, pada rangkaian sekuensial terdapat unit untuk penyimpan untuk mengingat keadaan output sebelumnya

Rangkaian Kombinasional Diagram Blok i0 f0 Rangkaian Kombinasional ik fm Bit-bit keadaan Elemen Penyimpanan Sinyal Sinkronisasi

Flip Flop Merupakan sel biner yang mampu menyimpan data 1 bit, sehingga dinamakan pula memori 1 bit Memiliki dua buah output: - untuk output dari data yang disimpan - komplemennya

Jenis Flip-Flop Set Reset S-R Canggih JK D T

FF Set Reset Memori yang melakukan penyimpanan data dengan cara memberi sinyal pada input Set dan Reset yang dimilikinya FF Ser Reset dapat dibentuk dengan gerbang NOR dan gerbang NAND

Qn=R+Qn-1 Qn=S+Qn-1 Qn=S.Qn-1 Qn=R.Qn-1

INPUT OUTPUT S R Qn 1 Qn-1 ? INPUT OUTPUT S R Qn 1 ?

FF SR Canggih Pengembangan dari SR dengan tambahan : - Clock : untuk sinkronisasi/pengaktifan - Preset : memberikan set awal dan aksi tidak terpengaruh clock - Clear : memberikan reset awal dan tidak terpangaruh clock

Rangkaian FF SR Canggih

Ujilah S R P C Keadaan awal Antara clock 1 dan 2 1 Clock 2 Antara clock 1 dan 2 1 Clock 2 Antara clock 2 dan 3 Clock 3 Clock 4 Clock 5 Clock 6 Clock 7 Clock 8 Clock 9

Flip Flop JK Mengatasi kelemahan S-R yang tidak mendefinisikan output saat S-R tinggi untuk NOR dan S-R rendah untuk NAND

Tabel Kebenaran FF JK INPUT OUTPUT J K S=JQn-1 R=KQn-1 Qn-1 Qn KEADAAN SET (Qn=1) RESET (Qn=0) TETAP (Qn=Qn-1) KOMPLEMEN

Flip Flop D Flip Flop D dibangun dengan menggunakan flip flop R

Tabel Kebenaran INPUT OUTPUT D Qn-1 Qn KEADAAN 1 RESET (Qn=0) 1 RESET (Qn=0) SET (Qn=1)

Flip Flop T Pengembangan JK FF JK inputnya dihubungkan menjadi satu sehingga diperoleh FF yang membalik output sebelumnya jika inputnya tinggi, dan output bernilai tetap jika inputnya rendah

Tabel Kebenaran INPUT OUTPUT T Qn-1 Qn KEADAAN 1 Tetap (Qn=Qn-1) 1 Tetap (Qn=Qn-1) Membalik (Qn=Qn-1)

Tugas Buat rangkaian dari Flip Flop (Individu) dari : Set Reset, S-R Canggih, JK, D Membuat makalah Jenis Flip Flop dari : (Kelompok) Set Reset S-R Canggih JK D T

Ketentuan Tugas : Jenis tugas : Individu (No. 1) dan Kelompok – maks 5 orang (No. 2) Tugas dikirim melalui email : moh.furqan07@gmail.com dengan Subject : Digital/Makalah/Sekuensial Tugas Individu dikirim dalam bentuk file *.ewb dan kelompok dalam bentuk dokumen (*.doc) dengan menyertakan nim dan nama mahasiswa Tugas paling lambat diterima pada tanggal 5 Juli 2012 (Kelas Reguler dan Ekstensi)