IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor

Slides:



Advertisements
Presentasi serupa
Organisasi dan Arsitektur Komputer
Advertisements

Pertemuan 6 (Organisasi Input/Output)
Komponen Komputer Dan Sistem Bus Komputer
Struktur CPU Delta Ardy Prima, S.ST.
Bus 3-State Sistem bus dapat dibangun dari gerbang 3-keadaan
Basic I/O Operations and Processing Unit
Organisasi dan Arsitektur Komputer
PENGANTAR TEKNOLOGI INFORMASI (A)
Struktur CPU.
1 IKI10230 Pengantar Organisasi Komputer Pembahasan PR #3, #4, #5 4 Juni 2003 Bobby Nazief Qonita Shahab bahan.
Struktur Sistem Komputer
Simple as Possible Computer 2
PORT I/O atmega8535.
1 IKI20210 Pengantar Organisasi Komputer Kuliah No. 18: I/O, Interupsi 15 November 2002 Bobby Nazief Johny Moningka
PERTEMUAN MINGGU KE- 10 CONTROL UNIT.
Teknik Pemrograman Mikrokontroller (Simbol Bhs Asembler) 1.Label Label menunjukkan alamat lokasi memori fisik yg berkaitan dg pernyataan yg diberi label.
Organisasi Komputer : Struktur dan Fungsi Komputer 2
PENGERTIAN INTERRUPT VEKTOR INTERUPSI
Bus Sistem Apakah BUS? Jalur komunikasi yang menghubungkan beberapa device Biasanya menggunakan cara broadcast Seringkali dikelompokkan * Satu bus berisi.
Arsitektur Komputer “Instruksi Set Arsitektur”
PENGANTAR SISTEM INFORMASI NURUL AINA MSP A.
Pertemuan ke - 5 Struktur CPU
Pertemuan 3 Arsitektur Komputer II
PERTEMUAN KE 9 MENU TUNGGAL.
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Operasi Mikro Kendali Prosesor Unit Kendali Kendali Mikroporgrammed.
Organisasi dan Arsitektur Komputer
IKI10230 Pengantar Organisasi Komputer Solusi UTS
Struktur CPU By Serdiwansyah N. A..
1 IKI20210 Pengantar Organisasi Komputer Kuliah no. 2: Stored Program Computers 19 Februari 2003 Bobby Nazief Qonita Shahab
IKI10230 Pengantar Organisasi Komputer Kuliah no
SEJARAH KOMPUTER GENERASI PERTAMA TABUNG VAKUM ENIAC
Organisasi dan Arsitektur Komputer
ORGANISASI KOMPUTER Mode Pengalamatan 10-Apr-17.
1 IKI10230 Pengantar Organisasi Komputer Kuliah no. A5: Bahasa Rakitan AVR Stacks & SubRoutine Calls 28 Maret 2003 Bobby Nazief Qonita.
WISNU HENDRO MARTONO,M.Sc
Processing Unit Operations 2
Processing Unit Operations 1
TEORI, IMPLEMENTASI & APLIKASI
LOKASI DAN OPERASI MEMORI
T RANSFER R EGISTER DAN M IKROOPERASI E. Haodudin Nurkifli Universitas Ahmad Dahlan.
1 IKI10230 Pengantar Organisasi Komputer Kuliah no. A3: Bahasa Rakitan AVR Arithmetic & Logic Instructions 14 Maret 2003 Bobby Nazief
ORGANISASI & ARSITEKTUR KOMPUTER 2
ORGANISASI & ARSITEKTUR KOMPUTER 2 STRUKTUR & FUNGSI CPU IBP WIDJA, MT
TEL 2112 Dasar Komputer & Pemograman Sistem Komputer
Central Processing Unit
Instruksi dalam CPU.
Desain Unit Pemrosesan
Organisasi & Arsitektur Komputer
Komponen CPU (2) ALU,I/O Interconnection & Interupsi
DATA PATH fetch and execute cycle
MODE PENGALAMATAN DAN SET INSTRUKSI
CPU (CENTRAL PROCESSING UNIT)
Struktur Sistem Komputer
SISTEM MIKROPROSESOR PERTEMUAN 4.
ORGANISASI PROSESSOR, REGISTER DAN SIKLUS INSTRUKSI
Transfer Register dan Mikrooperasi
Organizes Sistem Komputer
PENGANTAR TEKNOLOGI INFORMASI
PROCESSING DEVICE CPU (Central Processing Unit); memproses arahan, melaksanakan pengiraan dan menguruskan laluan informasi menerusi system komputer. ALU.
Komponen & fungsi komputer
Struktur dan Cara Kerja CPU
Organisasi dan Arsitektur Komputer
Pengantar Teknik Elektro
Pertemuan ke - 5 Struktur CPU
ARSITEKTUR & ORGANISASI KOMPUTER
Pertemuan ke 3 Struktur CPU
PERTEMUAN MINGGU KE- 10 CONTROL UNIT.
SISTEM OPERASI Desi Ramayanti, S.Kom 11/16/2018
Pengantar Arsitektur Sistem Komputer untuk Perangkat Prosesor.
Transcript presentasi:

IKI20210 Pengantar Organisasi Komputer Kuliah Minggu ke-5a: Prosesor Sumber: 1. Hamacher. Computer Organization, ed-4. 2. Materi kuliah CS152, th. 1997, UCB. 2 Oktober 2002 Bobby Nazief (nazief@cs.ui.ac.id) Johny Moningka (moningka@cs.ui.ac.id) bahan kuliah: http://www.cs.ui.ac.id/~iki20210/

Outline Materi Kuliah (revisi) 04-09-02 11-09-02 18-09-02 25-09-02 02-10-02 09-10-02 16-10-02 23-10-02 13-11-02 20-11-02 27-11-02 18-12-02 01-01-03 08-01-03 15-01-03 01. Pendahuluan (1) 02. Set Instruksi (2.1 – 2.4) 03. Bahasa Rakitan AVR 04. Assembler (AVR Assembler) 05. Prosesor (3) 06. Prosesor (3) 07. Memori (5) 08. Memori (5) 09. I/O (4) 10. Aritmatika (6) 11. Aritmatika (6) 12. Interupsi, Peripheral (9) 13. Pipeline (7) 14. Dukungan HLL/OS 15. Reserve Tugas Pemrograman #1: Data X’fer, A&L #2: Condition & Branch #3: SubRutin #4: I/O #5: Proyek Kelompok

Solusi PR #1 CO: [75] (2.2) 0010 1100 = 0x2C = 44, ‘,’ (koma) (2.3) [1000]=‘J’, [1001]=‘o’, [1002]=‘h’, [1003]=‘n’, [1004]=‘s’, [1005]=‘o’, [1006]=‘n’ (2.5) Load A ; Acc  [A] Multiply B ; Acc  [A] x [B] Store TMP ; TMP  Acc Load C ; Acc  [C] Multiply D ; Acc  [C] x [D] Add TMP ; Acc  Acc + [TMP] (2.10) ; R1=1200, R2=4600 Move 20(R1),R5 ; EA=1200+20=1220 Load #3000,R5 ; 3000 ada di dalam instruksi Store R5,20(R1,R2) ; EA=1200+4600+20=5820 Add -(R2),R5 ; EA=4600-1=4599 Sub (R1)+,R5 ; EA=1200

Solusi PR #1 CO: (2.14)a. Load R1,(R5)+ ; pop item #1 Add R1,R2 ; R1  R1 + R2 Store -(R5),R1 ; push R1 (2.14)b. Load R3,4(R5) ; R3  M[R5+4] ; R5+4 points to item #5 (2.14)c. Add R5,#10 ; R5  R5 + 10 ; R5 points to item #11 ; item #1 is at TOS

Solusi PR #1 Instruksi AVR: [25] Arithmetic & Logic (10) ADD, ADC, SUB, SBC, SUBI, AND, OR, INC, DEC, CLR Data Transfer (10) MOV, LDI, LDD, STD, LD, ST, LDS, STS, LD X+, ST X+, LD –X, ST –X Branch (10) BREQ, BRNE, BRGE, BRLT, RCALL, ICALL, RET, RJMP, IJMP, BRSH Bit & Bit-test (10) CLC, CLZ, CLN, BCLR, SEC, LSL, LSR, ROL, ROR, ASR

Tugas Lab. No. 1 Inisialisasi data: Inspeksi isi register: .DSEG x: .BYTE 3 y: .BYTE 3 z: .BYTE 3 ; .CSEG ldi XH,high(x) ldi XL,low(x) ldi YH,high(y) ldi YL,low(y) ldi ZH,high(z) ldi ZL,low(z) ld r1,X+ ld r2,Y+ add r1,r2 st Z+,r1 nop Inisialisasi data: Register: r1=r2=0, r26=r27=r28=r29=r30=r31=0xFF Memori: [0x0060]=0x01, 0x10, 0x03 [0x0063]=0x0F, 0x70, 0xFD [0x0066]=0xFF, 0xFF, 0xFF Inspeksi isi register: r1, r2, Flags (H,S,V,N,Z,C), X, Y, Z, PC Inspeksi isi memori: M[0x0066], M[0x0067], M[0x0068]

Prosesor

Prosesor: Control & Datapath Processor (active) Computer Control (“brain”) Datapath (“brawn”) Memory (passive) (where programs, data live when running) Devices Input Output That is, any computer, no matter how primitive or advance, can be divided into five parts: 1. The input devices bring the data from the outside world into the computer. 2. These data are kept in the computer’s memory until ... 3. The datapath request and process them. 4. The operation of the datapath is controlled by the computer’s controller. All the work done by the computer will NOT do us any good unless we can get the data back to the outside world. 5. Getting the data back to the outside world is the job of the output devices. The most COMMON way to connect these 5 components together is to use a network of busses.

Organisasi Prosesor (Single-bus) Y Z MDR MAR PC TEMP R(n-1) R0 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Control lines Memory bus ALU control lines Control Unit DatapathUnit

Siklus Eksekusi Instruksi Eksekusi instruksi yang ukurannya tetap do { 1. IR  M[PC] // Fetch instruksi 2. PC  PC + d // Tunjuk ke lokasi instruksi berikutnya 3. Eksekusi instruksi } while (!stop) Eksekusi instruksi yang ukurannya bervariasi do { // Fetch instruksi IR  M[PC] PC  PC + d } while (!end-of-instruction) Eksekusi instruksi

Operasi-operasi Dasar & Waktu Eksekusi Mengambil (fetching) Data dari Memori Menyimpan (storing) Data ke Memori Pertukaran Data Antar-Register Operasi Aritmatika & Logika di Datapath Waktu Eksekusi Gate Delay Waktu yang dibutuhkan output suatu gerbang logika berubah sesuai kondisi inputnya Register’s Delay Waktu yang dibutuhkan isi register berubah sesuai inputnya

Mengambil Data dari Memori Y Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Read MFC Instruksi: LD R2,(R1) ; R2  M[R1] Langkah-langkah: MAR  R1 Read Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // MDR  M[MAR] R2  MDR

Menyimpan Data ke Memori Z MDR MAR PC TEMP R2 R1 IR Instruction Decoder ALU Carry-in Add Sub XOR Address lines Data lines Write MFC Instruksi: ST (R1),R2 ; M[R1]  R2 Langkah-langkah: MAR  R1 MDR  R2, Write Tunggu sinyal MFC // MFC = Memory Function Completed // Pada saat MFC aktif: // M[MAR]  MDR

Asynchronous vs. Synchronous Transfer Asynchronous Transfer: Transfer data di-inisiasi oleh salah satu peranti (mis. CPU) Transfer data baru dapat terjadi jika peranti pemilik data (mis. Memori) siap (mis. memberikan sinyal MFC) memasok data Memungkinkan transfer data antar-peranti dengan kecepatan yang berbeda-beda Synchronous Setiap peranti yang bertukaran data mengacu pada 1 clock yang sama Transfer data berlangsung pada waktu-waktu tertentu mengikuti clock acuan Implementasi lebih sederhana Kecepatan transfer ditentukan peranti yang paling lambat

Pertukaran Data Antar-Register: Input & Output Gating 1 bit line of common bus Zin Zout 3-state switch S R _Q Q output: 1, 0, open-circuit operasi tulis & baca dilakukan secara bergantian memungkinkan peranti lain menggunakan bus Operasi Tulis Operasi Baca 1-bit bus Zin Q X 0 Q 0 1 0 1 1 1 Zout Q output 0 X 3-state 1 1 1 1 0 0

Pertukaran Data Antar-Register R1in Instruksi: MOV R4,R1 ; R4  R1 Langkah-langkah: Enable output of R1 // setting R1out to 1 Enable input of R4 // setting R4in to 1 X R1 X R1out R4in X R4 X R4out

Operasi Aritmatika dan Logika Y Z Ri ALU A B X Riin Riout Yin Yout Zin Zout Add Instruksi: ADD R1,R2 ; R1  R1 + R2 Langkah-langkah: R1out, Yin R2out, Add, Zin Zout, R1in