Jurusan Teknik Elektro Fakultas Teknik UNTIRTA

Slides:



Advertisements
Presentasi serupa
TURUNAN/ DIFERENSIAL.
Advertisements

RELAY Siswo Wardoyo, S.T., M.Eng.
LOGO “ Add your company slogan ” Siswo Wardoyo, S.T., M.Eng. Siswo WardoyoJurusan Teknik Elektro Fakultas Teknik UNTIRTA2011/2012- Genap
Siswo Wardoyo, S.T., M.Eng. GERBANG LOGIKA
Gerbang Logika By : Ramdani, S.Kom.
GERBANG LOGIKA.
Materi GERBANG LOGIKA.
Welcome to GERBANG LOGIKA.
GERBANG LOGIKA pertemuan ke-8 oleh Sri Weda Mahendra S.T
GERBANG LOGIKA (LOGIC GATE)
PENGANTAR SISTEM LOGIKA
Pertemuan 12 : Level Logika Digital
SOAL ESSAY KELAS XI IPS.
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
AP2C GERBANG LOGIKA.
Rangkaian Digital Kombinatorial
MATAKULIAH RANGKAIAN LOGIKA PERTEMUAN II GERBANG LOGIKA
PERTEMUAN MINGGU KE-2 LEVEL GATE.
ARITMATIKA DIGITAL Siswo Wardoyo, S.T., M.Eng.
Jurusan Teknik Elektro Fakultas Teknik UNTIRTA
Jurusan Teknik Elektro Fakultas Teknik UNTIRTA
RANGKAIAN PENGENDALI MOTOR
BAB VI MULTIPLE INTERRUPTS
UP. Fakultas Teknologi Informasi dan Komunikasi
Slide 4 – Sistem Transmisi Modulasi & Multiplexing
Sulidar Fitri, M.Sc Lab Meeting 13 Maret 2014
JENIS-JENIS PENGENDALIAN
UNIVERSITAS GUNADARMA 2011
Pendahuluan: Bilangan biner, Gerbang Digital, dan perkenalan IC dasar
MENJELASKAN SISTEM BILANGAN
LOGO “ Add your company slogan ” Siswo Wardoyo, S.T., M.Eng. Siswo WardoyoJurusan Teknik Elektro Fakultas Teknik UNTIRTA2011/2012- Genap
PERTEMUAN VII LOGIKA KOMBINASI
IX. RANGKAIAN LOGIKA KOMBINASIONAL
Siswo Wardoyo, S.T., M.Eng. KONTAKTOR DAN PENGASUTAN MOTOR
Jurusan Teknik Elektro Fakultas Teknik UNTIRTA
Digital logic circuit Arum Tri Iswari Purwanti
Pertemuan 12 : Level Logika Digital
RANGKAIAN LOGIKA KOMBINASIONAL
Siswo Wardoyo, S.T., M.Eng. LATCH
RANGKAIAN LOGIKA KOMBINASIONAL
PERTEMUAN MINGGU KE-2 LEVEL GATE.
SISTEM DIGITAL Enkoder dan Dekoder.
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
MULTIPLEXER, DEMULTIPLEXER DAN KOMPARATOR
Mata Kuliah Dasar Teknik Digital TKE 113
PERTEMUAN 9 RANGKAIAN KOMBINASIONAL
Gerbang Logika NAND, NOR, XOR, XNOR
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Aplikasi Decoder Encoder Multiflextor Demultiflextor Half & Full Adder
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
GERBANG LOGIKA A.Tabel Kebenaran
Logic Gate (Gerbang Logika)
Mata Pelajaran :Sistem Komputer
PERTEMUAN MINGGU KE-2 LEVEL GATE.
SISTEM DIGITAL FIRMANSYAH, S. KOM.
Rangkaian Kombinasional Terpadu
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
BINARY DECODING Engkonversi sebuah n-bit code biner kedalam sebuah sinyal diskrit/1 (satu) output yang aktif (low/high) Syarat perancangan sebuah Dekoder.
BAB 3 GERBANG LOGIKA.
Mata Kuliah Teknik Digital
Fungsi-fungsi IC Digital: Kombinasi
Organisasi Bus Prosesor
1. MEMAHAMI KONSEP GERBANG LOGIKA
Perancangan rangkaian logika:
RANGKAIAN DIGITAL ENCODER & Decoder.
MSI = Medium Scale Integration
PERTEMUAN MINGGU KE-3 LEVEL REGISTER.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
GERBANG LOGIKA Jurusan Pendidikan Teknik Elektronika
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Transcript presentasi:

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Rangkaian Pemroses Data Multiplexer Demultiplexer Decoder Encoder Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2010/2011- Genap 1

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Multiplexer Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selector, kita dapat memilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n input, m selector , dan 1 output. Biasanya jumlah inputnya adalah 2m selectornya. Adapun macam dari multiplexer ini adalah sebagai berikut: o Multiplexer 4x1 atau 4 to 1 multiplexer o Multiplexer 8x1 atau 8 to 1 multiplexer o Multiplexer 16x1 atau 16 to 1 multiplexer dsb. Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 2

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Simbol Multiplexer Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 3

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Prinsip Kerja Multiplexer Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 4

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA True Tabel Multiplexer 4 x 1 Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 5

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Rangkaian Multiplexer 4 x 1 1 Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 6

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Demultiplexer Demultiplexer berarti satu ke banyak. Sebuah demultiplexer adalah suatu rangkaian logic yang mempunyai satu input dan mempunyai banyak output. Dengan menggunakan control signal, kita dapat mengarahkan input signal ke salah satu outputnya. Gambar 4.3 mengilustrasikan ide dasar dari demultiplexer yang mempunyai 1 input signal, m control signal, dan n output signal. Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 7

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Simbol Demultiplexer Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 8

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Rangkaian 1 to 16 Demultiplexer Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 9

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 10

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Decoder Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 11

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Tabel Kebenaran 1 to 8 Decoder Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 12

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Fisik decoder 1 ke 8 (74138) Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 13

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Truth Tabel Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 14

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Encoder Encoder is a digital circuit that performs the inverse operation of a decoder Generates a unique binary code from several input lines. Generally encoders produce 2-bit, 3-bit or 4-bit code. n bit encoder has 2n input lines 2 bit encoder Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 15

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Example: 8-to-3 binary encoder (octal-to-binary) Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 16

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Contoh Encoder Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 17

Jurusan Teknik Elektro Fakultas Teknik UNTIRTA Latihan……. Buat sebuah rangkaian Multiplexer 4-line to 1-line dari gerbang NAND saja Disain sebuah rangkaian multiplexer 8x1 yang dibentuk dari dua buah multiplexer 4x1 (Dual 4-line to 1-line Multiplexer 74153). Gunakan Enable input untuk mengaktifkan kedua mux tersebut. Buat rangkaian yang mengkonversikan Binary Code 4 bit ke Gray Code. Siswo Wardoyo Jurusan Teknik Elektro Fakultas Teknik UNTIRTA 2009/2010- Genap 18