Decision Making with Binary Counter

Slides:



Advertisements
Presentasi serupa
Rangkaian Logika Sekuensi
Advertisements

Pertemuan 12 : Level Logika Digital
1 Algoritma Bahasa Pemrograman dan Bab 1.1. Pengertian Algoritma.
Struktur Kontrol.
Dasar- Dasar Algoritma
COUNTER.
Pemrograman Terstruktur
Digital Logic Symbols For Logic gates
Digital logic circuit Arum Tri Iswari Purwanti
Pertemuan 12 : Level Logika Digital
Pengantar Algoritma dan pemograman
RANGKAIAN LOGIKA KOMBINASIONAL
RANGKAIAN LOGIKA KOMBINASIONAL
OUTPUT FORMING LOGIC (OFL)
Synchronous Counters Chapter 18
Pernyataan bersyarat,seleksi,dan perulangan
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Pertemuan 3 FINITE AUTOMATA
Shift Register Counters Chapter 21
Tujuan : Mahasiswa dapat
Rangkaian Kombinasional COMPARATOR
XV. RANGKAIAN SEKUENSIAL ASINKRON
Perancangan Komponen Terprogram
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 11 REGISTER
PERTEMUAN I PENGANTAR ALGORITMA
KUG1C3 Dasar Pemrograman
RANGKAIAN FLIP FLOP.
BAB 7 ALJABAR BOOLEAN.
TEKNIK DIGITAL.
XXII. MEMORY DAN PROGRAMMABLE LOGIC
ALJABAR BOOLE Aljabar Boole adalah salah satu aljabar yang berkaitan dengan variabel- variabel biner dan operasi-operasi logika. Variabel-variabel dalam.
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
Metode Perancangan Program
PENCACAH (COUNTER).
Eksponen, Bentuk Akar, dan Logaritma serta Fungsinya
Finite State Automata ♦ model matematika yang dapat menerima input dan mengeluarkan output ♦ Memiliki state yang berhingga banyaknya dan dapat berpindah.
Transfer Register dan Mikrooperasi
Aritmatika digital.
Arsitektur Komputer II
SIRKUIT ARITMATIKA.
PENYEDERHANAAN RANGKAIAN
Oleh : SHOFFIN NAHWA UTAMA, M.T
STRUKTUR CONTROL program
Algoritma dan Pemrograman I Dosen : Utami Dewi Widianti
Simbol - Alur Pemograman Terstruktur
Micro-programmed Control (Kontrol Termikroprogram)
JENIS DAN SIMBOL FLOWCHART PRODI MIK | FAKULTAS ILMU-ILMU KESEHATAN
Keterampilan komputer 1AB
RANGKAIAN FLIP FLOP.
Pengantar Algoritma dan pemograman
Organisasi Komputer II
Lecturer Note II Turbo Pascal & Pemrograman
PEMROGRAMAN I Semester I 2017/2018
Mata Kuliah Dasar Teknik Digital TKE 113
DASAR-DASAR ALGORITMA dan FLOW CHART
Organisasi Komputer II
REGISTER PERTEMUAN 11 uart/reg8.html.
LN New 01 Istilah Struktur Dasar Teknik Puncak-Turun
OTOMASI SISTEM PRODUKSI
RANGKAIAN DIGITAL ENCODER & Decoder.
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Rangkaian Kombinasional
Mata Kuliah Teknik Digital
IT234 ALGORITMA DAN STRUKTUR DATA
MSI = Medium Scale Integration
Rangkaian Logika Sekuensial Synchronous
DIAGRAM WAKTU Cara anilisis respons output terhadap kombinasi input- inputnya pada periode waktu tertentu, Karena dalam rangkaian logika sering terjadi.
Transcript presentasi:

Decision Making with Binary Counter Chapter 3 Decision Making with Binary Counter

State Machine Programming Language Bisa digunakan bebagai macam bahasa Yang digunakan pada buku ini : CUPL (Compiler Universal Programming Language) Binary Counter diproses melalui suatu urutan keadaan, masing2 unik dan stabil Ada 3 properties dalam suatu keadaan: Kondisi awal

Keadaan berikut (Next State), pada binary counter tidak ada pengaruh dari luar (input). Output dari state machine akan ditentukan dari keadaan yang spesifik. Setiap bahasa akan mampu mendefinisikan ketiga keadaan tersebut. Penulisan program ditentukan oleh aturan pada masing2 bahasa Misalkan : semicolon (;) merupakan akhir kalimat /* keterangan, { dan } merupakan awal dan akhir suatu program.

Sequential Counter Program /* Practical Example 3.1 */ SEQUENCE [X,Y,Z] { PRESENT 0 NEXT 4 ; PRESENT 4 NEXT 2 ; PRESENT 2 NEXT 1 ; PRESENT 1 NEXT 0 ; }

Present : 2 Next : 3 Present : a Next : b

Conditional Transition Statement Practical Example 3.2 (Solusi di gb 3.4) Conditional State in the State Machine Program /* Practical Example 3.2 */ SEQUENCE [X,Y,Z] { PRESENT 2 IF R NEXT 5 ; IF !R NEXT 7 ; PRESENT 1 NEXT 2 ; PRESENT 5 NEXT 1 ; PRESENT 7 NEXT 1 ; }

Practical Example 3.3 (Solusi ada di gb 3.5) Creating a State Diagram from a State Machine Program /* Practical Example 3.3 Initial State Machine Program*/ SEQUENCE [Q2…..Q0] { PRESENT a IF R NEXT c ; IF !R NEXT b ; PRESENT b IF S NEXT a ; IF !S NEXT d ; PRESENT c IF S NEXT f; IF !S NEXT a ; PRESENT d IF T NEXT e ; IF !T NEXT b ; PRESENT e NEXT a ; PRESENT f IF T NEXT c ; IF !R NEXT e ; }

Tahapan pengerjaan P.Exp 3-3 Membuat State diagram berdasarkan State Machine Program Menentukan Nilai biner dengan ‘Glitch Free’ Menulis ulang program dengan Nilai biner (glitch free) yang terbentuk

Practical Example 3.3 Rewriting the Program and State Diagram /* Practical Example 3.3 State Machine Program*/ SEQUENCE [Q2…..Q0] { PRESENT 2 IF R NEXT 6 ; IF !R NEXT 0 ; PRESENT 0 IF S NEXT 2 ; IF !S NEXT 1 ; PRESENT 6 IF S NEXT 7 ; IF !S NEXT 2 ; PRESENT 1 IF T NEXT 3 ; IF !T NEXT 0 ; PRESENT 3 NEXT 2 ; PRESENT 7 IF T NEXT 6 ; IF !T NEXT 3 ; }

Practical exercise 3.1 Consider the following State Machine Program : SEQUENCE […] { PRESENT a NEXT b ; PRESENT b IF R NEXT e ; DEFAULT NEXT c ; PRESENT c NEXT d ; PRESENT d NEXT c ; PRESENT e IF R NEXT f ; DEFAULT NEXT k ; PRESENT f NEXT g ; PRESENT g NEXT h ; PRESENT h IF R NEXT a ; DEFAULT NEXT i ; PRESENT i IF T NEXT j ; PRESENT j NEXT c ; PRESENT k NEXT g ; }

Decision making in State Tables

Practical Exercise 3-2 Lihat gambar 3-21. Counter ini belum glitch-free. Glitch free bisa diatasi bila keadaan c dan d ditukar, perbedaan kedua bit akan mengubah keadaan. Tugas : Tuliskan program state-machine-nya Buatlah State Table Carilah persamaan minimum input forming logic Gambarkan rangkaian counter tsb

Practical Example 3-4 Handling Multiple input Program state-machine. SEQUENCE [A,B,C] { PRESENT ‘b’ 000 IF (R & !S) NEXT ‘b’ 001 ; /* State-a */ IF (!R & S) NEXT ‘b’ 010 ; DEFAULT NEXT ‘b’ 000 ; PRESENT ‘b’ 001 IF !T NEXT ‘b’ 001 ; DEFAULT NEXT ‘b’ 010 ; /* State-b */ PRESENT ‘b’ 010 IF (S& !T) NEXT ‘b’ 100 ; DEFAULT NEXT ‘b’ 000 ; /* State-c */ PRESENT ‘b’ 100 NEXT ‘b’ 000 ; /* State-d */ }

Input-Forming Logic Simplification Harus dipikirkan : Perlukah glitch free counter? Perlukah meminimize kekompleks-an dari input forming logic? Kedua hal ini bertentangan, bila ingin glitch free, pasti rangkaian akan lebih kompleks.

Practical Exercise 3.3 Circuit Complexity in Controlled Binary Counter Program state-machine. SEQUENCE [A,B,C,D] { PRESENT a IF (!R & S) NEXT b ; DEFAULT NEXT d ; PRESENT b IF (R # !S) NEXT c ; DEFAULT NEXT a ; PRESENT c IF (!R & !S) NEXT d ; DEFAULT NEXT e ; PRESENT d IF S NEXT a ; DEFAULT NEXT d ; PRESENT e NEXT f ; PRESENT f NEXT g; PRESENT g NEXT h ; PRESENT h IF !R NEXT e ; DEFAULT NEXT d ; }

Kondisi I : a=0, b=2, c=4, d=8, e=1, f=3, g=12, dan h=9, Kondisi 2 : a=0, b=4, c=12, d=8, e=13, f=15, g=11, dan h=9, Tugasnya: Buatlah : State Diagram Peta Next State Tabel Next State Karnaugh map Schematic Diagram

Gambar Untuk soal Hal 95 No. 1-9

Gambar Untuk soal Hal 96/97 No. 10-18

Program State Machine untuk soal halaman 97 no. 19-27

Program State Machine untuk soal halaman 98 no. 28-36