Switching-ATM Menuju High Speed Network. Diagram Functional Cell Switch Fabric (CSF) CSF prinsipnya berfungsi memindahkan sel-sel (signalling, manajemen,

Slides:



Advertisements
Presentasi serupa
Dasar Sistem Telekomunikasi VII
Advertisements

ROUTING AKRAM SUYUTI / D
Salah satu tujuan perhitungan trafik
Pertemuan-II TOPOLOGI JARINGAN.
T O P O L O G I Oleh : Dahlan Abdullah.
Internet & Jaringan Komputer Universitas Gunadarma Minggu II.
Dasar-Dasar Packet Switch
Broadband Integrated Services Digital Networks (B-ISDN)
Asynchrounous Transfer Mode (ATM)
CIRCUIT SWITCHING AND PACKET SWITCHING
TOPOLOGI JARINGAN STD week3.
TOPOLOGI JARINGAN KOMPUTER
Komunikasi Paket Switching
Technology Switching Network
PERTEMUAN KE-4 PERKULIAHAN KOMUNIKASI DATA
Jaringan KOmputer dan Komunikasi Data
LAN, MAN, WAN Pertemuan ke-6.
Multimedia Networking Quality of Service
Data Link Layer.
Routing & Internetworking
TEKNOLOGI JARINGAN KECEPATAN TINGGI
KELOMPOK 2 QoS (Quality of Servise)
ATM (Asynchronous Transfer Mode)
MPLS (Multiprotocol Label Switching)
OSI Model Data Link Layer
ROUTING.
Bab 4 Teknologi Physical Layer
PENGANTAR TELEKOMUNIKASI S. Indriani L, M.T
Bab 10 Teknologi Network Layer
Komunikasi Paket Switching
Pengantar Sistem Telekomunikasi
Meriska Defriani, S.Komp
Jaringan Nirkabel Bab #6 – MAC Layer.
Versi : 1 Revisi : Halaman : 1 Dari : 21
Quality of Services (QoS) – week 3
LAPIS DATALINK.
Jaringan Komputer I Materi 9 Protokol WAN.
Quality of Services (QoS)
KOMPONEN PENDUKUNG MIKROPROSESOR 8086
TEKNIK KOMUNIKASI DATA DIGITAL
Pertemuan II Referensi Model OSI.
Bab 8 Teknologi Network Layer
Routing & Internetworking
Static. Static Dynamic Distance Vector Setelah Kenalan.....
Pertemuan II Referensi Model OSI.
DATA LINK LAYER PERTEMUAN 5 Konsep Jaringan Komputer
Multiplexing.
Menuju High Speed Network
Komunikasi Paket Switching
Bab 7 Konsep Network Layer
Hub, Bridge dan Switch.
Bab 10 Teknologi Network Layer
Organisasi dan Arsitektur Komputer
TEKNOLOGI JARINGAN KECEPATAN TINGGI
PERTEMUAN 12 P'HES " ROUTING JARKOM".
Asynchrounous Transfer Mode (ATM)
Modul 1b Pengantar Telekomunikasi
Perangkat keras jaringan
BAB V CENTRAL PROCESSING UNIT
Jaringan KOmputer dan Komunikasi Data
Pertemuan II Referensi Model OSI.
PENGANTAR JARINGAN KOMPUTER ‏ Oleh : Dahlan Abdullah.
Bahan Ajar Semester VI – 2011 / Kelas R4E, R4F, R4G, S4E, S4F
UNIVERSITAS PEMBANGUNAN JAYA
Pertemuan II Referensi Model OSI.
Bahan Ajar Semester VI – 2011 / Kelas R4E, R4F, R4G, S4E, S4F
OSI Model Data Link Layer
ROUTER. ROUTER adalah sebuah alat yang mengirimkan paket data melalui sebuah jaringan atau internet menuju tujuannya, melalui sebuah proses yang disebut.
KOMPONEN PENDUKUNG MIKROPROSESOR 8086
Pertemuan II Referensi Model OSI.
Transcript presentasi:

Switching-ATM Menuju High Speed Network

Diagram Functional Cell Switch Fabric (CSF) CSF prinsipnya berfungsi memindahkan sel-sel (signalling, manajemen, user data) antara blok fungsional lain dalam switch, atau secara khusus CSF merutekan sel user dari IM ke OM yang sesuai (appropriate). Requirement lain yang harus dipunyai CSF adalah: multicasting, fault tolerance, dan loss delay priorities. Fungsi tambahan CSF meliputi: konsentrasi, duplikasi, penjadualan sel, pemilihan sel terbuang, dan memonitor kongesti. Konsentrasi, duplikasi, distribusi SM align SM Buffer management Routing dan buffering Configuration control Exp., redundancy traffic combining

Pendekatan Shared Medium Sel-sel incoming secara sekuensial broadcast pada bus dalam bentuk round robin. AF berfungsi melewatkan sel-sel yang sesuai menuju buffer keluaran, di samping menguji routing tag internal tiap sel jika ditujukan ke keluaran. Jika bus dari SM beroperasi pada kecepatan yang cukup tinggi paling tidak NV sel/detik (throughput total), maka dipastikan tidak ada konflik bandwidth, dan semua antrian terjadi pada keluaran. 1 S/P N Buffer Address filter N 1 TDMBUS TDMBUS S/P1AFP/S1 AFP/S1

Gambaran struktur logical switch Switch mempunyai 16 port input dan 16 port keluaran, tiap port bekerja pada kecepatan 400 Mbps (  clock rate 50 MHz  20 ns). Maka throughput = 6,4 Gbps (sebagai jumlah data yang diproses di switch). Atau throughput = 12,8 Gbps (total I/O rate). 6,4 Gbps ekivalen  15 juta paket/detik, di ATM 1 sel  53 byte. N input 1 1 to N routers SE/ES N output 1

Pendekatan Fully Interconected Terdapat paths yang bebas sebanyak N2 yang mungkin (dari pasangan masukan/keluaran). Dalam desain ini, sel-sel yang datang di-broadcast secara terpisah ke semua keluaran, sel-sel dilewatkan melalui AF ke antrian keluaran (AF boros/banyak sekali). 2 1 input 1N output buffer Address filter N AF Antrian keluaran Tidak ada konflik (karena N2 path). Semua antrian terjadi di keluaran. Dapat mencapai throughput optimal  NV sel/detik. AF dan buffer bekerja pada kecepatan port.

Mekanisme self routing Metoda routing dalam switch fabric multistage disebut shelf routing atau source routing. Routing header bukan header ATM. Header ATM merupakan data untuk switch. Switch fabric adapter Switch fabric Stage-1 Stage-2 Stage-3 in out ATM cells C: elemen vector routing a1 X d1 a2 X d2 a3 d3 User dataHdr User infod1d2d3c User infod2d3ca1 User infod3ca1a2 User infoca1a2a3

Operasinya sebagai berikut: External adapter menerima sel ATM dari link eksternal, Adapter menggunakan field VPI/VCI untuk menempatkan masukan yang tepat untuk VC ini sesuai tabel routing-nya, Nilai VPI/VCI akan dikoreksi (di keluaran adapter) yang di-update ke dalam sel, Vektor routing menspesifikasi rute bahwa sel harus melewati switching fabric yang diulang dari tabel VCI, Sel diantrikan ke stage-1 (sebelum menerima sel, switch menempatkan buffer paket kosong ke port input), Jika sel diterima di switch (stage-1), routing tag sekarang di-kopi ke bagian kontrol, Header untuk routing berotasi seterusnya (dan ini merupakan routing tag yang sekarang), Demikian seterusnya (stage-2, stage-3); routing tag: menentukan port keluaran.

Multistage Design Bentuk tersederhana dari serial switching tingkat per tingkat adalah switching network “Banyan”. Stage-1Stage-2Stage-3 ES 1 0 ES Bit-1 collision

Dalam prakteknya switch masukan/keluaran (sepasang) untuk menghasilkan hubungan full duplex. Operasinya sebagai berikut.. Ketika arus bit (blokdata) diterima di input, selanjutnya ES menggunakan bit-ke-1 (sebagai penentu routing) guna menentukan hubungan (link) dari 2 keluaran yang tersedia (pengiriman data). Bit yang digunakan untuk menentukan routing kemudian dibuang, sedangkan blok data terus dikirim ke tingkat switch selanjutnya (di mana proses yang sama diulangi). Dari gambar di atas, terdapat blok data dengan routing header: 010. Arus bit ditransmisikan dengan bit-ke-1 adalah 0 (dari kanan ke kiri). Data merupakan keluaran dari switch fabric pada link keluaran yang tepat (tujuan 010). Data keluaran yang mengandung routing header (010) dibuang. Karena switch beroperasi secara sinkron dari end to end, maka tiap stage dari switch minimal mempunyai buffer 3 bit. Jika 2 blok data dilewatkan melalui switch (dengan routing header 010 dan 110) maka akan terjadi tabrakan (collision). Untuk mengatasi hal ini maka perlu digunakan pem-buffer-an baik di sisi input atau disisi output dari tiap elemen switching (SE

Blocking di Dalam Jaringan Banyan Jumlah sel yang dapat bertubrukan untuk menuju port keluaran yang sama pada satu ES adalah  N. Banyan Network akan non blocking internal jika (kecepatan link internal =  N kecepatan incoming link). Contoh: 16x16 switch  jika incoming link 155 Mbps maka kecepatan link internal  600 Mbps. 64x64 switch  1,2 Gbps …….dst untuk 128 x 128 ; 256 x 256 …

Hal yang penting dalam jaringan Banyan Hanya satu jalur hubungan (port input  port keluaran). Jaringan Banyan mempunyai self-routing switch. Jaringan Banyan mempunyai blocking internal yang terjadi bila lebih dari satu sel mencoba menggunakan (mengakses) link yang sama antara 2 stage. Maksimum hubungan masukan-keluaran pada link internal dicapai pada saat (k = 0,5 log2 N) atau hubungan maksimum =  N. Blocking internal menyebabkan throughput menurun drastis yang sebanding dengan jumlah port di jaringan. Dalam switch non blocking internal, bahwa tiap port input dapat berhubungan dengan tiap port keluaran.  SE = 0,5 N log2 N  total state yang berbeda = 2  SE hubungan maksimum =  NN = 20,5 N log2 N Jaringan Banyan dapat diskalakan (scalable)

Contoh Topologi Switch lain : Jaringan Omega Stage-1Stage-2Stage-3 n 0 n-1 Sama modelnya (link) 2x SE

Untuk mengurangi degradasi keluaran yang terjadi dan tubrukan di port keluaran perlu dilakukan 3 penempatan buffer: SE (2x2) Input Buffering (FIFO) Output Buffering (OB) : Satu sel yang tak dapat mencapai port keluaran, selama cycle time akan menempati HOL pada FIFO yang kemudian akan bisa mencoba lagi (berhubungan dengan sistem antrian). Switch non blocking internal masih mengalami blocking pada port keluaran karena tubrukan di port keluaran. Dengan OB, semua sel yang bertubrukan untuk mencapai port keluaran yang sama disimpan di port keluaran sampai link transmisi memungkinkan. OB menambah throughput switch melebihi IB bila hanya 1 dari sel-sel bertubrukan dari input yang berbeda.

SE (2x2) memory Internal buffering Buffer pada tiap link internal bisa digunakan sebagai temporary store bagi sel yang bertubrukan dalam mencapai port keluaran yang sama pada tiap SE.mengeliminir blocking HOLtidak mengimplementasi FIFOjumlah sel datang secara serentak pada SE =  Nbuffer besar ada cell delay

Jaringan Sorting Batcher untuk non blocking internal resolve konflik keluaran

Operasinya sebagai berikut Dua pasang bilangan pertama di-sort dengan menggunakan per-sorter 2 x 2. Selanjutnya dua bilangan yang telah di-sort akan di-sort dengan menggunakan sorter 4 x 4. Dua pen-sorter dari 4 bilangan kemudian di-sort oleh sorter 8 x 8, dan seterusnya. Menghasilkan jaringan multistage dan menambah ukuran. Tiap sorter n x n terdiri dari salah satu pen-sorter up dan pen-sorter down. Bila dua bilangan di-sort dan di-merge, maka satu list menggunakan up sorter SE dan yang lain down sorter SE. Dalam rangka men-sort 2k elemen, k tingkat pen- sorter dibutuhkan.

Dimensi Jaringan Sorting Batcher Lihat Pers : Untuk gambar di atas: k = 3  elemen = 2k = 23 = 8  state = 3(3+1)/2 = 6  pensorter 2x2 = 0,25 (8) log2 8 (log2 N+1) = 0,25 (8) (3) (3+1) = 2 (3) (4) = 24