Perancangan Komponen Terprogram Kuliah 4: Sequential design & PLD
State machine Yaitu sistem digital yang outputnya juga tergantung pada keadaan (state).
Diagram state
Counter Mulainya dari mana??
Reset Ketika sistem pertama dinyalakan, sistem harus berada pada state awal yang telah ditentukan.
Implementasi
Contoh
Perancangan state machine
Tabel kebenaran
Fungsi logika
Implementasi
Optimasi (bandingkan dengan XOR sebelumnya)
PLD
(berlanjut di slide orang lain di http://www. cset. sp. utoledo