MOSFET Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’

Presentasi berjudul: "MOSFET Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’"— Transcript presentasi:

1 MOSFET Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’
Transistor dibuat pada bahan dasar jenis p. Dua daerah yang di-dop dengan n+ yaitu ‘source’ dan ‘drain’ dibuat di atas bahan dasar ini. Sebuah lapisan tipis (0,02 – 0,1μm) silicon dioxide (SiO2) (isolator yang baik) dibuat di atas permukaan bahan dasar antara daerah source dan drain. Logam didepositkan di atas lapisan oxide dan membentuk elektroda ‘gate’. Kontak logam juga dibuat di atas daerah ‘source’ dan ‘drain’ dan juga di bahan dasar (body), Jadi ada 4 terminal: gate (G), source (S), drain (D), dan body (B). Perhatikan bahwa bahan dasar (substrate) membuat pn-junction dengan source dan drain. Pada operasi normal, pn junction ini dijaga agar tetap ‘reverse-biased’. Karena drain lebih positif daripada source, kedua pn-junction akan ‘off’ bila terminal body dihubungkan dengan terminal source. Jadi substrate tidak mempunyai pengaruh pada operasi MOSFET, sehingga MOSFET dapat dianggap sebagai sebuah divais dengan 3 terminal. Arus akan mengalir dari drain ke source melalui kanal (channel). Kanal ini mempunyai panjang (L), antara 1 – 10 μm, dan lebar (W), antara 2 – 500 μm. Divais dengan L < 1μm, biasanya dipakai pada rangkaian terintegrasi digital yang mempunyai kecepatan tinggi. MOSFET adalah divais yang simetris, artinya source dan drain dapat ditukar-tukar. Gambar 1. Struktrur fisik transistor NMOS jenis enhancement

2 Cara kerja tanpa tegangan ‘gate’
Tanpa tegangan gate akan ada 2 dioda yang diserikan secara ‘back-to-back’ antara source dan drain. Kedua dioda ini akan mencegah adanya arus dari drain ke source jika vDS dipasang. Resistansi pada jalur antara drain dan source sangat tinggi (pada orde 1012 Ω). Membuat kanal untuk aliran arus. Perhatikan gambar di atas: Source dan drain di’ground’ dan gate diberi tegangan positif. Karena source di’ground’ maka ada tegangan antara gate dan source, vGS. Tegangan positif pada gate akan mendesak hole dari substrate di bawah gate (daerah kanal) ke arah substrate sehingga meninggalkan daerah ‘carrier-depletion’. Daerah deplesi diisi oleh ‘bound negative charge’, hal ini disebabkan hole yang dapat menetralkan didesak ke substrate. Dan juga tegangan positif pada gate menarik elektron dari source dan drain ke kanal. Pada saat jumlah elektron yang terkumpul dekat permukaan substrate di bawah gate telah mencukupi, maka terbentuklah daerah n yang menghubungkan source dan drain. Jika tegangan dipasangkan antara drain dan source, maka arus mengalir melalui daerah n ini, dibawa oleh elektron yang bergerak. Jadi daerah n induksi ini membentuk kanal untuk arus mengalir dari drain ke source. Gambar di atas di sebut MOSFET kanal n atau transistor NMOS. Tegangan vGS minimum yang menyebabkan adanya kanal penghubung ini disebut tegangan ambang (threshold voltage), Vt. Vt untuk FET kanal-n adalah positif. Harga Vt dikendalikan pada saat pembuatan, biasanya antara 1 – 3 V. Gate dan body membentuk kapasitor lempeng paralel dengan lapisan oxide sebagai dieletrika kapasitor. Tegangan gate yang positif menyebabkan muatan positif tekumpul pada lempeng atas dan muatan negatif pada lempeng bawah (pada kanal induksi). Jadi medan listrik terbentuk pada arah vertikal. Medan inilah yang mengendalikan jumlah muatan pada kanal, jadi menentukan konduktivitas kanal atau arus yang melalui kanal jika dipasang tegangan vDS. Gambar 2. Transistor NMOS jenis enhancement dengan tegangan positif pada gate

3 Pemasangan tegangan vDS yang kecil.
Dipasang tegangan positif antara drain dan source, vDS kecil (0,1 atau 0,2 V). vDS akan menyebabkan arus iD mengalir melalui kanal n induksi. Arus ini dibawa oleh elektron dari source ke drain. (arah arus berkebalikan dengan arah elektron). Jadi arus iD mengalir dari drain ke source. Besarnya arus iD tergantung dari kerapatan elektron pada kanal yang tergantung dari vGS. Jika vGS melebihi vt makin banyak elektron yang tertarik ke kanal. Kenaikan jumlah muatan pembawa pada kanal dapat dilihat sebagai semakin dalamnya kanal. Akibatnya kanal makin konduktif atau resistansinya semakin berkurang. Gambar 3. Transistor NMOS dengan vGS > Vt dengan tegangan vDS terpasang Konduktansi kanal sebanding dengan vGS – vt Arus iD sebanding dengan vGS – vt.

4 Gambar 4. Karakteristik iD – vDS dari MOSFET
MOSFET bekerja seperti resistansi linier yang dikendalikan oleh vGS. Untuk vGS ≤ Vt, resistansinya tidak terhingga, dan harganya menurun jika vGS melebihi Vt. Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya vGS melebihi Vt meningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET ‘enchancement-type’. Arus yang meninggalkan source (is) sama dengan arus yang memasuki drain (iD), jadi arus gate iG = 0

5 Operasi bila vDS dinaikkan.
vDS dinaikkan,vGS dijaga konstan pada harga lebih besar dari Vt. vDS tampak sebagai penurunan tegangan sepanjang kanal, yaitu bila kita berjalan sepanjang kanal dari source ke drain, tegangan meningkat dari 0 ke vDS. Jadi tegangan antara gate dan titik sepanjang kanal menurun dari vGS di source ke vGS – vDS di drain. Karena kedalaman kanal tergantung dari tegangan ini, didapati bahwa kanal tidak lagi uniform, melainkan yang terdalam di sisi source dan yang terdangkal di sisi drain. Dengan naiknya vDS, kanal makin tidak uniform, dan resistansinya meningkat. Jadi kurvanya tidak lagi sebuah garis lurus tetapi melengkung seperti terlihat pada gambar berikutnya. Gambar 5. Cara kerja transistor NMOS jenis enhancement dengan meningkatnya vDS

6 Jika vDS naik sampai harga yang mengurangi tegangan antara gate dan kanal pada sisi drain sama dengan Vt, vGD = Vt atau vGS – vDS = Vt atau vDS = VGS – Vt, kedalaman kanal pada sisi drain hampir 0. Keadaan ini disebut ‘pinched off’. Kenaikan vDS di atas harga ini berefek kecil pada bentuk kanal, dan arus yang melewatinya konstan pada harga untuk vDS = vGS – Vt. Pada keadaan ini arus drain menjadi jenuh dan MOSFET dikatakan memasuki daerah kerja jenuh. vDSsat = vGS – Vt. Divais bekerja pada daerah jenuh jika vDS ≥ vDSsat. Divais bekerja pada daerah triode jika vDS < vDSsat Gambar (b) menunjukkan keadaan kanal dengan meningkatnya vDS dengan vGS konstan. Gambar 6. Hubungan iD dengan vDS pada transistor NMOS jenis enhancement yang beroperasi dengan vGS > Vt vDSsat = vGS - Vt

7 Gambar 7. Kenaikan vDS penyebabkan kanal menyempit

8 dq = - Cox (W dx)[v\GS – v(x) – Vt]
Perhatikan gambar dan sebuah ‘strip’ pada gate yang berjarak x dari source. Kapasitansi strip ini: CoxWdx. Untuk mendapatkan muatan pada strip ini, kalikan kapasitansinya dengan tegangan efektif antara gate dan kanal pada titik x yaitu: [vGS – v(x) – Vt]; v(x) adalah tegangan pada kanal di titik x. dq = - Cox (W dx)[v\GS – v(x) – Vt] Tegangan vDS menghasilkan medan listrik sepanjang kanal. Medan listrik pada titik x: Medan listrik E(x) menyebabkan muatan elektron dq bergerak ke arah drain dengan kecepatan:

9 Gambar 8. Penurunan karakterisitk iD – vDS pada transistor NMOS
Hubungan iD - vDS Asumsikan tegangan vGS dipasang antara gate dan source. Cara kerja di daerah triode, dimana kanal harus kontinyu, jadi vGD harus lebih besar dari Vt atau vDS < vGS – Vt. Pada keadaan ini kanal akan seperti pada gambar di atas. Pada MOSFET, gate dan kanal membentuk kapasitor lempeng paralel dengan dioxide sebagai dielectric. Jika kapasitansi per unit luas gate disebut CoX dan ketebalan lapisan dioxide adalah tox, maka: εox adalah permitivitas silikon dioksida. εox = 3,9 ε0 = 3,9 x 8,854 x = 3,45 x F/m tox ditentukan oleh teknologi pemrosesan yang dipakai untuk membuat MOSFET. Untuk tox = 10 nm, Cox = 3,45 x 10-3 F/m2 atau 3,45 fF/µm2 Gambar 8. Penurunan karakterisitk iD – vDS pada transistor NMOS

10 Walaupun dievaluasi pada titik tertentu, arus i harus konstan pada semua titik di sepanjang kanal. i harus sama dengan arus dari source ke drain dan berlawan arah dengan arus dari drain ke source (iD) Harga arus pada ujung daerah trioda atau permulaan daerah jenuh dapat diperoleh dengan menggantikan vDS=vGS – Vt µnCox disebut parameter transkonduktansi proses. Dituliskan sebagai kn’ dan mempunyai dimensi A/V2 kn’ = µnCox

11 Jadi arus drain sebanding dengan perbandingan lebar kanal dan panjang kanal, yang disebut ‘aspect ratio’ dari MOSFET MOSFET kanal-p MOSFET kanal-p jenis ’enchancement’ (PMOS), dibuat pada substrate jenis n dengan daerah p+ pada drain dan source. Cara kerjanya sama dengan NMOS hanya saja vGS, vDS dan Vt negatif.

12 Complementary MOS atau CMOS
Gambar 9. Rangkaian terintegrasi CMOS Pada teknologi CMOS, transistor NMOS diimplementasiikan langsung pada substrate jenis p, sedangkan transistor PMOS dibuat pada n-well. Kedua divais diisolasi satu dengan lainnya dengan oksida yang tebal sebagai insulator.

13 Karakteristik arus dan tegangan. Lambang rangkaian
Gambar (a): simbol dari MOSFET kanal n jenis enchancement. Dua garis vertikal yang merepresentasikan gate dan kanal menunjukkan bahwa elektroda gate terisolasi dari ‘body’ divais. Polaritas dari substrate jenis p dan kanal n ditunjukkan oleh arah panah pada garis yang menunjukkan ‘body’. Arah panah inipun menunjukkan polaritas dari transistor. Gambar (b): arah panah membedakan antara source dan drain. Gambar (c): jika body dihubungkan dengan source artinya pengaruh body tidak penting dalam rangkaian. Gambar 10. Lambang MOSFET kanal n jenis enhancement Pada FET kanal n: drain selalu positif dibandingkan dengan source

14 Gambar 11(a) MOSFET kanal n jenis enhancement
Rangkaian pada gambar dapat digunakan untuk mengukur karakteristik iD – vDS, yang merupakan kumpulan kurva dengan masing-masing mempunyai vGS yang konstan. Gambar 11(b) Karakteristik iD – vDS untuk divais dengan kn’(W/L) = 1.0mA/v2

15 Kurva karakteristik menunjukkan 3 daerah kerja:
daerah ‘cutoff’ daerah trioda daerah jenuh. Daerah jenuh dipakai bila FET bekerja sebagai penguat. Daerah cutoff dan trioda digunakan bila FET bekerja sebagai saklar. FET pada daerah cutoff jika: vGS < Vt Pada daerah trioda: vGS ≥ Vt (induced channel) vGD > Vt (continuous channel) vGD = vGS – vDS vGS – vDS > Vt vDS < vGD – Vt (continuous channel) Jadi MOSFET kanal –n jenis ‘enchancement’ berkerja di daerah trioda jika vGS lebih besar dari Vt dan tegangan pada drain lebih rendah dari tegangan gate minimal sebesar Vt volt

16 Jika vDS cukup kecil, vDS2 dapat diabaikan.
rDS adalah resistansi linier yang dikendalikan oleh vGS. Jika vGS = VGS, maka VOV : gate-to-source overdrive volltage

17 MOSFET bekerja di daerah jenuh jika:
vGS ≥ Vt (induced channel) vGD ≤ Vt (pinched-off channel) vDS ≥ vGS – Vt (pinched-off channel) Jadi MOSFET kanal –n jenis ‘enhancement’ bekerja pada daerah jenuh jika vGS lebih besar dari Vt dan tegangan drain tidak lebih kecil dari tegangan gate melebihi Vt volt Batas antara daerah trioda dan daerah jenuh: vDS = vGS – Vt Arus iD pada keadaan jenuh Pada keadaan jenuh: arus iD tidak tergantung dari tegangan drain, vDS arus iD ditentukan oleh tegangan gate, vGS MOSFET menjadi sebuah sumber arus ideal yang harganya dikendalikan oleh vGS Catatan: ini adalah model rangkaian ekivalen sinyal besar Pada batas antara daerah trioda dan daerah jenuh:

18 Gambar 12. karakteristik iD - vGS transistor NMOS jenis enhancement pada keadaan jenuh (Vt = 1 V dan kn’(W/L) = 1,0 mA/v2

19 Gambar 13. Rangkaian ekivalen model sinyal besar dari NMOS pada daerah jenuh

20 Gambar 14. Level relatif tegangan terminal transistor NMOS yang beroperasi pada daerah trioda dan daerah jenuh.

21 Resistansi keluaran pada keadaan jenuh
Ketidaktergantungan iD pada vDS dalam keadaan jenuh dan resistansi keluaran yang tidak terhingga merupakan keadaan ideal dengan dasar pada saat kanal ‘pinched-off’, kenaikan vDS tidak mempengaruhi keadaan kanal. Kenyataannya, dengan meningkatnya vDS melebihi vDSsat, titik pinched-off dari kanal bergeser menjauhi drain menuju source. Pada gambar terlihat tegangan pada kanal tetap vGS – Vt = vDSsat dan tambahan tegangan yang dipasang pada drain tampak sebagai penurunan tegangan pada daerah deplesi yang sempit antara drain dan ujung kanal. Tegangan ini mempercepat elektron yang sampai pada ujung kanal tersapu ke arah drain. Jadi panjang kanal akan berkurang dan keadaan ini disebut ‘channel-length modulation’. Gambar 15. Kenaikan vDS melebihi vDSsat yang menyebabkan titik ‘pinch-off’ sedikit menjauh dari drain vDS naik melebihi vDSsat, titik ‘pinched-off’ dari kanal bergeser menjauhi drain menuju source, sehingga ada daerah ‘depletion’ antara drain dan ujung kanal. Akibatnya panjang kanal akan berkurang. Keadaan ini disebut ‘channel-length modulation’ Karena iD berbanding terbalik dengan panjang kanal, maka iD naik dengan naiknya vDS. Untuk menghitung ketergantungan iD pada vDS pada keadaan jenuh, ganti L dengan (L – ΔL)

22 Diasumsikan (ΔL/L) << 1
Jika ΔL sebanding dengan vDS : ΔL = λ’vDS λ’ parameter teknologi proses dengan dimensi µm/V

23 Gambar 15. Efek vDS pada iD pada daerah jenuh
Ektrapolasi garis lurus pada kurva karakteristik iD – vDS akan memotong sumbu vDS pada titik vDS = - 1/λ ≡ -VA. vA = 1/λ Untuk suatu proses tertentu, VA sebanding dengan panjang kanal L. VA = VA’L VA’ = 5 – 50 V/µm

24 Catatan: divais dengan kanal yang lebih pendek lebih terpengaruh dengan efek ‘channel-length modulation’. Gambar 17. Model rangkaian sinyal besar dari MOSFET kanal -n pada keadaan jenuh dengan adanya resistansi ro

25 ‘Channel-length modulation’ menyebabkan adanya resistansi keluaran (tidak ∞), ro
Dimana ID adalah arus drain tanpa memperhitungkan ‘channel-length modulation’ Resistansi keluaran berbanding terbalik dengan arus bias dc, ID

26 Karakteristik MOSFET kanal p
Untuk MOSFET kanal p: tegangan ambang (threshold) Vt negatif. Untuk menginduksikan kanal harus dipasang tegangan gate yang lebih kecil dari Vt Gambar 18. MOSFET kanal p jenis enhancement

27 vGS ≤ Vt (induced channel) vSG ≥ |Vt| Untuk bekerja di daerah trioda:
Untuk menginduksi sebuah kanal harus dipasang tegangan pada gate lebih kecil dari Vt. vGS ≤ Vt (induced channel) vSG ≥ |Vt| Untuk bekerja di daerah trioda: vDS ≥ vGS – Vt (continuous channel) vGS, Vt dan vDS negatif µp = 0,25 – 0,5 µn Untuk bekerja di daerah jenuh: vDS ≤ vGS – Vt (pinched-off channel) vGS, Vt, λ dan vDS negatif

28 Agar transistor PMOS bekerja, tegangan gate harus dibuat lebih rendah dari tegangan source sedikitnya sebesar |Vt|. Untuk bekerja di daerah trioda, tegangan drain harus lebih besar dari tegangan gate minimal sebesar |Vt|, jika tidak, PMOS bekerja di daerah jenuh. Gambar 19. Level relatif tegangan terminal transistor PMOS yang beroperasi pada daerah trioda dan daerah jenuh.

29 Peranan substrate – the body effect Dalam banyak pemakaian:
substrate dihubungkan dengan source pn junction antara substrate dan gate selalu ‘off’. Pada keadaan ini substrate tidak berperan dalam kerja rangkaian. Pada IC, banyak MOS menggunakan substrate yang sama. Agar junction antara substrate dan gate selalu ‘off’: Substrate dihubungkan ke tegangan yang paling negatif untuk rangkaian NMOS Substrate dihubungkan ke tegangan yang paling positif untuk rangkaian PMOS Akibatnya tegangan reverse-bias antara source dan body (VSB pada divais kanal n) akan mempengaruhi kerja divais. Reverse bias ini akan: Memperlebar daerah ‘depletion’ Mengurangi kedalaman kanal Agar kedalaman kanal tetap sama, vGS harus dinaikkan.

30 Efek dari VSB pada kanal dinyatakan dengan perubahan Vt
Vt0 = tegangan ambang untuk VSB = 0 φf = parameter fisik; biasanya 2φf = 0,6 V γ= parameter proses pembuatan q= 1,6 x C NA = konsentrasi doping εS = permitivitas silikon = 11,7 ε0 = 11,7 x 8,854 x 10-12

31 Pengaruh suhu Vt dan k’ sensitif terhadap suhu Vt turun 2 mV/°C iD berkurang dengan naiknya suhu Breakdown dan proteksi input Breakdown terjadi jika tegangan drain naik mencapai harga dimana pn junction antara drain dan substrate mengalami breakdown avalanche. Akibatnya akan ada peningkatan arus. Keadaan ini terjadi pada tegangan 20 – 150 V. Punch-through adalah efek lain dari breakdown. Terjadi pada tegangan yang lebih rendah (20V). Terjadi pada divais yang mempunyai kanal pendek yaitu pada saat tegangan drain naik ke suatu titik di mana daerah depletion sekitar drain melewati kanal dan mencapai source. Arus drain akan naik dengan cepat. Punch-through tidak menyebabkan kerusakan yang permanen.

32 Breakdown oksida gate terjadi bila tegangan melebihi 30V.
Breakdown ini menyebabkan kerusakan permanen pada divais Penyebabnya adanya akumulasi muatan statik pada kapasitor gate yang dapat melebihi tegangan breakdown-nya. Untuk mencegah akumulasi muatan statik pada kapasitor gate, dipasang alat proteksi pada terminal masukan dari IC MOS yang terdiri dari rangkaian dioda penjepit (clamping diodes)

33 Summary Transistor NMOS: Simbol Tegangan overdrive: vOV = vGS – Vt vGS =Vt + vOV Bekerja di daerah trioda: Kondisi: vGS ≥ Vt ↔ vOV ≥ 0 vGD ≥ Vt ↔ VDS ≤ vGS – Vt ↔ vDS ≤ vOV

34 karakteristik i – v Untuk vDS << 2(vGS – Vt) ↔ vGS << 2 vOV Bekerja di daerah jenuh: Kondisi: vGS ≥ Vt ↔ vOV ≥ 0 vGD ≤ Vt ↔ vDS ≥ vGS – Vt ↔ vDS ≥ vOV Karakteristik i – v

35 Model rangkaian ekivalen sinyal besar
dimana Tegangan ambang:

36 Parameter proses: Konstanta: ε0 = 8,854 x F/m εOX = 3,9 ε0 = 3,45 x F/m εS = 11,7 ε0 = 1,04 x F/m q = 1,602 x C

37 Transistor PMOS Simbol: Tegangan overdrive: vOV = vGS – Vt vSG =|Vt| + |vOV| Bekerja di daerah trioda: Kondisi: vGS ≤ Vt ↔ vOV ≤ 0 ↔ vSC ≥ |Vt| vGD ≥ |Vt| ↔ VDS ≥ vGS – Vt ↔ vSD ≤ |vOV|

38 Bekerja di daerah jenuh:
Kondisi: vGS ≤ Vt ↔ vOV ≤ 0 ↔ vSG ≥ |Vt| vDG ≤ |Vt| ↔ vDS ≥ vGS – Vt ↔ vDS ≥ |vOV| Karakteristik i – v Mempunyai hubungan yang sama seperti pada transistor NMOS kecuali: µn, kn’ dan NA diganti dengan µp, kp’ dan ND Vt, Vt0, VA, λ dan γ bernilai negatif Model rangkaian ekivalen sinyal besar

39 Contoh soal: Sebuah MOSFET mempunyai Lmin = 0,4μm, tOX = 8 nm, μn = 450 cm2/Vs dan Vt = 0,7 V. Carilah COX dan k’n. Untuk MOSFET dengan W/L = 8 μm/0,8μm, hitunglah harga VGS dan VDSmin yang diperlukan agar transistor bekerja di daerah jenuh dengan arus dc ID = 100 μA Untuk MOSFET pada (b), carilah harga VGS yang diperlukan agar MOSFET bekerja sebagai resistor 1000 Ω untuk vDS yang sangat kecil Jawab: a.

40 Untuk bekerja di daerah jenuh:
Untuk MOSFET di daerah trioda dengan vDS sangat kecil:

41 Rangkaian MOSFET pada DC Contoh soal
Rancanglah rangkaian seperti pada gambar di samping ini sehingga transistor bekerja pada ID = 0,4 mA dan VD = +0,5 V. Transistor NMOS mempunyai Vt = 0,7 V, μnCOX = 100 μA/V2, L = 1μm dan W = 32 μm. Abaikan pengaruh channel-length modulation (λ = 0) Gambar 20. Contoh soal

42 Jawab: VD = 0, 5 V > VG → NMOS bekerja pada daerah jenuh. VGS – Vt = VOV; ID = 0,4 mA = 400 μA; μnCOX = 100 μA/V2 dan W/L = 32/1 VOV = 0,5V VGS = Vt + VOV = 0,7 + 0,5 = 1,2 V VG = 0 → VS = - 1,2 V Untuk mendapatkan VD = +0,5 V:

43 Rancang rangkaian seperti gambar 21 untuk mendapatkan arus ID = 80 μA
Rancang rangkaian seperti gambar 21 untuk mendapatkan arus ID = 80 μA. Cari harga R dan tegangan DC VD. Transistor NMOS mempunyai Vt = 0,6 V, μnCOX = 200 μA/V2, L = 0,8 μm dan W = 4μ. (asumsikan λ=0) Gambar 21. Contoh soal

44 Jawab: VDG = 0 →VD = VG dan FET bekerja di daerah jenuh

45 Rancanglah rangkaian pada gambar 22 agar tegangan drain = 0,1V.
Berapakah resistansi antara drain dan source pada titik kerja ini ? Vt = 1 V dan kn’(W/L) = 1 mA/V2. Gambar 22. Contoh soal

46 Jawab: VD = VG – 4,9 V dan Vt = 1 V → MOSFET bekerja di daerah trioda. Jadi arus ID :

47 Analisa rangkaian pada gamabr 23(a) untuk menentukan tegangan di semua node dan arus di semua cabang. Diketahui Vt = 1 V dan kn’(W/L) = 1 mA/V2. (asumsikan λ = 0) Gambar 23. Rangkaian contoh soal

48 Gambar 23 (b) Rangkaian dengan analisis terinci
Jawab: Karena arus gate = 0, tegangan gate:

49 VG > 0 → transistor NMOS bekerja.
Asumsikan transistor bekerja di daerah jenuh. VG = 5 V VS = ID x RS = ID (mA) x 6 kΩ = 6 ID VGS = VG – VS = 5 – 6ID Karena VD > VG – Vt, transistor bekerja di daerah jenuh

50 Rancang rangkaian seperti pada gambar 24 sehingga transistor bekerja di daerah jenuh dengan ID = 0,5 mA dan VD = +3 V. Transistor PMOS jenis ‘enchancement’ mempunyai Vt = -1 V dan kp’(W/L) = 1 mA/V2. Asumsikan λ = 0. Berapa harga terbesar RO agar tetap bekerja di daerah jenuh? Gambar 24 Contoh soal

51 Jawab: MOSFET bekerja di daerah jenuh: ID = 0,5 mA dan kp’W/L = 1 mA/V2 maka: VOV = -1 V (untuk PMOS Vt negatif) VGS = Vt + VOV = - 1 – 1 = - 2 V VS =+5 V → VG = +3 V VG = +3 V dapat diperoleh dengan memilih harga RG1 dan RG2. Salah satu kemungkinan RG1 = 2 MΩ dan RG2 = 3 MΩ Bekerja pada mode jenuh: VD harus lebih besar dari VG sebanyak |Vt| VDmax= = 4 V RD = 4/0,5 = 8 kΩ

52 Gambar 25. Rangkaian contoh soal

53 Transistor NMOS dan PMOS mempunyai kesesuaian dengan kn’(W/L) = kp’(W/L) = 1 mA/V2, Vtn = -Vtp = 1 V. Asumsikan λ = 0 untuk kedua transistor. Carilah arus drain iDN dan iDP dan vO untuk vI = 0 V, +2,5V dan -2,5V Jawab: Gambar (b) menunjukkan bila vI = 0V. Kedua transistor ‘matched’ dan bekerja pada |VGS| = 2,5V → vO = 0V Jadi QN dan QP bekerja dengan |VGD| = 0 V → bekerja pada daerah jenuh. IDN = IDP = ½ x 1 x (2,5 – 1)2 = 1,125 mA Gambar (c) menunjukkan bila vI = 2,5V. Transistor QP mempunyai VGS = 0 V → ‘cutoff’ → vO negatif → VGD > Vt → bekerja pada daerah trioda. IDN = kn’ (Wn/Ln)(VGS – Vt)VDS = 1[(2,5 – (-2,5) – 1][vO – (-2,5)] IDN (mA) = (0 – vO)/10 (kΩ) IDN = 0,244 mA ; vO = -2,44 V VDS = -2,44 – (-2,5) = 0,06 V Gambar (d) menunjukkan bila vI = -2,5 V. Kasus ini kebalikan dari kasus gambar (c). Transistor QN akan ‘cutoff’ → IDN = 0. QP bekerja pada daerah trioda dengan IDP= 2,44 mA dan vO =+2,44 V

54 MOSFET sebagai Penguat dan Saklar MOSFET sebagai penguat:
Bekerja di daerah jenuh Berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS). Perubahan pada tegangan vGS akan mengubah arus drain iD. MOSFET yang bekerja di daerah jenuh dapat dipakai untuk membuat penguat transkonduktansi (transconductance amplifier). Yang diinginkan penguat linier; jadi harus ada ‘bias dc’ agar MOSFET bekerja pada VGS dan ID tertentu, kemudian ditumpangkan tegangan vgs yang akan diperkuat pada tegangan dc VGS. Dengan menjaga vgs kecil arus drain, id dapat dibuat sebanding dengan vgs

55 Cara kerja Sinyal Besar – Karakteristik Transfer
Gambar (a) menunjukkan struktur dasar penguat MOSFET, rangkaian ‘common source’ atau ‘grounded source’. Terminal masukan: antara gate dan source. Terminal keluaran antara drain dan source. vO = vDS = VDD – RDiD Catatan: diperlukan catu daya dc untuk membuat MOSFET bekerja dan mencatu daya yang diperlukannya. Untuk mendapatkan transfer karakteristik tegangan dari penguat CS, diasumsikan tegangan masukan bervariasi dari 0 sampai VDD. Gambar 26(a) Struktur dasar rangkaian penguat ‘common source’ (b) Grafik yang digunakan untuk menentukan karakteristik transfer penguat pada gambar (a)

56 Gambar 26(c) Karakteristik transfer penguat pada titik kerja Q

57 Penurunan karakteristik transfer secara grafis.
Pada rangkaian CS drain dihubungkan ke catu daya VDD melalui RD, sehingga diperoleh hubungan iD dan vDS sebagiai berikut: Secara kuantitatif,rangkaian bekerja sebagai berikut: vI = vGS. Untuk vI < Vt → transistor ‘cutoff’, iD = 0, vO = vDS = VDD. Transistor bekerja pada titik A. vI > Vt → transistor ‘on’, iD meningkat, vO menurun. Karena vO bermula dengan harga yang tinggi, transistor bekerja dalam keadaan jenuh. Keadaan ini ditunjukkan oleh garis beban antara titik A dan B. Untuk titik Q tertentu, VIQ =VGS dan VOQ = VDSQ serta arus = IDQ. Gambar (b) menunjukkan kurva karakteristik iD – vDS dari MOSFET yang ditumpangkan pada garis lurus yang merupakan kurva dari persamaan di atas. Garis lurus ini memotong sumbu vDS pada titik VDD dan mempunyai koefisien arah -1/RD. Garis lurus ini disebut garis beban (load line). Grafik pada gambar (b) dapat dipakai untuk menentukan vO yang sama dengan vDS untuk setiap harga vI yang sama dengan vGS dengan cara mencari perpotongan kurva iD – vDS dengan garis beban

58 vI < Vt → vDS = vGS – Vt → MOSFET memasuki daerah kerja trioda
vI < Vt → vDS = vGS – Vt → MOSFET memasuki daerah kerja trioda. Pada kurva ditunjukkan dengan titik B yang memotong garis beban dengan kurva garis terputus yang mendefinisikan batas antara daerah jenuh dan daerah trioda. Ttitk B didefinisikan sebagai: VOB = VIB – Vt Untuk vI > VIB, transistor makin masuk ke daerah trioda. Pada titik C, vI= VDD, vOC biasanya kecil sekali. Titik-titik pada kurva hubungan iD – vDS di gambar 26(b) menghasilkan kurva transfer pada gambar 26(c)

59 MOSFET Bekerja Sebagai Saklar.
Jika MOSFET dipakai sebagai saklar, MOSFET bekerja pada titik-titik ekstrim dari kurva transfer. MOSFET off bila vI < Vt → bekerja pada titiik antara X dan A dengan vO = VDD. Saklar ‘on’ dengan vI mendekati VDD → bekerja mendekati titik C dengan vO sangat kecil. Jadi CS MOS dapat digunakan sebagai inverter logik dengan level tegangan ‘low’ mendekati o dan’high’ mendekati VDD. MOSFET Bekerja Sebagai Penguat Linier MOSFET sebagai penguat → bekerja di daerah jenuh. MOSFET diberi bias dc pada titik di tengah-tengah kurva. Titik ini disebut titik kerja atau quiescent point. Sinyal tegangan yang akan diperkuat, ditumpangkan pada tegangan dc VIQ. (lihat gambar 26(c)). Syarat linier: vi harus dijaga tetap kecil vi harus dijaga tetap kecil untuk menjaga MOSFET bekerja pada daerah linier dari bagian kurva transfer, sehingga menghasilkan tegangan keluaran vo yang sebanding dengan vi. Jadi penguat hampir linier dan vo mempunyai bentuk gelombang yang sama dengan vi.

60 Cara memilih titik kerja.
Faktor penguatan: Cara memilih titik kerja. VDSQ harus lebih kecil dari VDD dan lebih besar dari VOB sehingga dapat mengakomodasi harga simpangan maksimum dan simpangan minimum dari tegangan keluaran. Jika VDSQ terlalu dekat dengan VDD, harga simpangan maksimum sinyal keluaran akan ‘terpotong’ (clipped off). Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘headroom’. Jika VDSQ terlalu dekat dengan batas trioda, harga simpangan minimum sinyal keluaran akan terdistorsi. Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘legroom’. Perhatikan koefisien arah dari garis beban negatif, jadi CS adalah penguat terbalik (inverting amplifier). Juga jika vi meningkat, sinyal keluaran akan terdistorsi karena MOSFET tidak lagi bekerja di daerah linier dari kurva transfer. Karena tegangan keluaran akan ditumpangkan pada tegangan dc pada drain VOQ atau VDSQ, maka VDSQ harus mempunyai harga yang dapat mengakomodasi tegangan keluaran.

61 Gambar 27. Dua garis beban dan titik kerjanya.
Selain memilih titik kerja, perancang juga harus menentukan harga RD, yang akan mementukan kurva transfer. Jadi akan lebih tepat kalau memilih titik kerja dengan menggunakan rujukan hubungan iD – vDS. Gambar 27. Dua garis beban dan titik kerjanya. Titik Q1 terlalu dekat dengan VDD, dan titik Q2 terlalu dekat dengan batas daerah trioda.

62 Karakteristik transfer secara analisis.
Daerah cutoff, segmen XA: vI ≤ Vt dan vO = VDD Daerah jenuh, segmen AQB: vI ≥ Vt dan vO ≥ vI – Vt. asumsikan λ = 0

63 Jadi penguatan tegangan sebanding dengan harga RD, parameter transkonduktansi kn’ = μnCOX, ‘aspect ratio’ dari transistor W/L, dan tegangan ‘overdrive’ pada titik bias VOV = VIQ – Vt Pada titik Q: vI = VIQ dan vO = VOQ\, VIQ – Vt = VOV, jadi Pada titik ujung daerah jenuh: VOB =VIB – Vt Daerah trioda, segmen BC vI ≥ Vt dan vO ≤ vI - Vt

64 Untuk vO yang kecil, MOSFET bekerja sebagai resistansi rDS (yang harganya ditentukan oleh vI).
Biasanya rDS << RD, jadi

65 Titik B: vI = VIB = VOB + Vt = VOB + 1
Contoh numerik: Pada rangkaian pada gambar (a), kn’(W/L) = 1 mA/V2, Vt = 1 V, RD = 18 kΩ dan VDD = 10 V Jawab: Titik X: vI = 0 V; vO = 10 V Titik A: vI = 1 V; vO = 10 V Titik B: vI = VIB = VOB + Vt = VOB + 1 Masukan vO = VOB pada persamaan di atas 9 VOB2 + VOB – 10 = 0 VO = 1 V VI = = 2 V d)Titik C: gunakan persamaan berikut:

66 Kemudian beri .bias agar penguat bekerja pada titik kerja yang benar pada segmen daerah jenuh. Pada daerah ini vO = 1 – 10 V. Dipilih titik kerja pada VOQ = 4 V. Titik ini memungkinkan simpangan tegangan yang cukup pada kedua arah dan memberikan penguatan tegangan yang lebih besar dibandingkan dengan titik kerja yang terletak di tengah-tengah daerah jenuh (misal pada VOQ = 5, 5V). Agar penguat bekerja pada tegangan keluaran dc = 4 V arus drain : Tegangan overdrive VOV: Jadi MOSFET harus bekerja pada: VGS = Vt + VOV = 1,816 V

67 Penguatan tegangan pada titik kerja ini:
AV = - 18 x 1 x (1,816 – 1) = -14,7 V/V Dipasangkan sinyal masukan gelombang segitiga,vi = 150 mV (peak-to-peak) yang ditumpangkan pada tegangan bias dc VGSQ = 1,816 V seperti pada gambar di bawah ini Gambar 28. Contoh soal

68 VGS terletak antara 1,741 V dan 1,891 V. Arus ID pada :
vGS = 1,741 → iD= ½ x 1 x (1,741 – 1)2 = 0,275 V vGS = 1,816 → iD= ½ x 1 x (1,816 – 1)2 = 0,333 V vGS = 1,891 → iD= ½ x 1 x (1,891 – 1)2 = 0,397 V Catatan: perbedaan pada arah negatif = (0,333 – 0,275) = 0,058 mA dan perbedaan pada arah positif = (0,397 – 0,333) = 0,064 mA. Perbedaan ini tidak sama karena kurva iD – vGS tidak linier sempurna. Tegangan keluaran pada: vGS = 1,741 → iD= 0,275 V → vO = 10 – 0,275 x 18 = 5,05 V vGS = 1,891 → iD= 0,397 V → vO = 10 – 0,397 x 18 = 2,85 V Jadi perbedaan pada arah positif = 1,05 V, sedangkan perbedaan pada arah negatif = 1,15 V yang diakibatkan karena ketidaklinieran karakteristik transfer. Distorsi non linier vO dapat dikurangi dengan mengurangi amplitudo sinyal masukan. Catatan: pilihlah titik kerja di tengah-tengah daerah jenuh, agar terjamin transistor tetap bekerja di daerah jenuh dan distorsi non linier bisa diminimalkan.

69 Gambar 28 (b). Contoh soal

70 Bias pada rangkaian penguat. Bias dengan menetapkan VGS
Cara yang paling mudah untuk memberi bias pada sebuah MOSFET ialah dengan menetapkan harga VGS pada suatu harga untuk mendapatkan harga ID yang diinginkan. Cara ini bukan cara yang baik untuk memberi bias pada MOSFET. Perhatikan: Harga ID tergantung dari harga Vt, COX, dan W/L yang sangat bervariasi pada divais yang mempunya nomor/ jenis yang sama. Vt dan μn tergantung pada suhu. Jadi kalau kita menetapkan harga VGS, harga ID sangat tergantung dari suhu. Harga ID tergantung dari harga Vt, COX, dan W/L Vt dan μn tergantung pada suhu. Jadi jika harga VGS tetap, harga ID sangat tergantung dari suhu. Perhatikan gambar berikut ini.

71 Gambar 29. Penggunaan fixed bias pada jenis divais yang sama.

72 (b). Pengurangan perubahan pada ID
Bias dengan menetapkan VGS dan menghubungkan sebuah resistansi pada source Pada persamaan di atas, VG konstan. Jika ID naik, maka VGS harus turun akibatnya ID akan turun. Jadi RS bekerja untuk menjaga kestabilan ID. RS disebut degeneration resistance. Pada gambar (b) terlihat bahwa keefektifan cara ini. Dibandingkan dengan fixed bias, dengan cara ini variasi ID lebih kecil. Dan variasi menurun dengan membuat VG dan RS lebih besar. Gambar 30. Pemberian tegangan bias tetap, VG dan sebuah resistor pada source. (a). Rangkaian dasar (b). Pengurangan perubahan pada ID

73 Gambar 30(a) menunjukkan salah satu cara pemberian bias untuk MOSFET diskrit yaitu dengan memberikan tegangan dc pada gate, VG, dan sebuah resistansi pada source. VG = VGS + RSID Jika VG >> VGS, ID ditentukan oleh VG dan RS. Jika VG tidak terlalu besar dibandingkan VGS, resistor RS memberikan umpan balik negatif.yang berperan untuk menstabilkan harga ID. Pada persamaan di atas: VG konstan → jika ID naik → VGS harus turun → ID akan turun. Jadi RS bekerja untuk menjaga kestabilan ID. RS disebut degeneration resistance.

74 Contoh implementasi teknik ini:
Gambar 30(c) Implementasi praktis dengan menggunakan satu catu daya (d) Penggunakan kapasitor coupling, CC antara sumber sinyal ke gate (e) Implementasi praktis dengan dua catu daya

75 Rangkaian pada gambar 30(c) mendapatkan tegangan VG dari sebuah catu daya VDD melalui sebuah pembagian tegangan (RG1 dan RG2) Karena iG = 0, RG1 dan RG2 dapat dipilih besar sekali (orde MΩ), sehingga MOSFET nampak mempunyai resistansi masukan yang besar. Jadi sumber sinyal dapat terhubung ke gate melalui kapasitor penghubung (coupling capacitor), seperti terlihat pada gambar 30(d). Kapasitor CC1 mem-blok dc sehingga memungkinkan untuk menghubungkan sinyal vsig ke masukan penguat tanpa mengganggu titik bias dc dari MOSFET. Harga CC1 dipilih cukup besar sehingga dapat dianggap sebagai hubung singkat untuk semua frekuensi sinyal yang diinginkan. RD dipilih sebesar mungkin untuk memperoleh penguatan yang besar tetapi cukup kecil untuk memungkinkan simpangan sinyal pada drain dengan menjaga MOSFET tetap dalam keadaan jenuh.

76 Rangkaian pada gambar 30(e) adalah contoh pemakaian dua catu daya untuk memberikan bias pada MOSFET.
Rangkaian ini adalah implementasi dari persamaan di atas dengan menggantikan VG dengan Vss. RG membuat ‘ground’ dc pada gate dan memberikan resistansi masukan yang tinggi yang dapat dihubungkan ke sumber sinyal yang akan terhubung ke gate melalui sebuah kapasitor penghubung.

77 Contoh soal: Rancanglah rangkaian pada gambar 30(c) untuk mendapatkan arus drain dc ID = 0,5 mA. MOSFET mempunyai Vt = 1 V dan kn’W/L = 1 mA/V2 (asumsikan λ = 0). VDD = 15 V. Hitung berapa % perubahan harga ID jika MOSFET diganti dengan MOSFET yang lain yang mempunyai kn’W/L yang sama tetapi Vt = 1,5 V. Jawab: ‘rule of thumb’ untuk merancang rangkaian bias, pilihlah RD dan RS sehingga tegangan RD, tegangan pada transistor dan tegangan RS masing-masing adalah ⅓ tegangan VDD. Untuk VDD = 15 V, VD = +10 V dan VS = +5 V. Diketahui ID = 0,5 mA, maka:

78 VGS = Vt + VOV = = 2 V VS = 5 V → VG = VS + VGS = = 7 V Untuk mendapatkan VG = 7 V → dipilih RG1 = 8 MΩ dan RG2 = 7 MΩ. Gambar 31, Rangkaian contoh soal

79 VD = +10 V → simpangan maksimum sinyal positif +5V (sampai VDD) dan simpangan maksimum sinyal negatif -4 V (sampai (VG – Vt)). Jika transistor NMOS diganti dengan NMOS yang mempunyai Vt = 1,5 V: ID = ½ x 1 x (VGS – Vt)2 VG = VGS + IDRS 7 = VGS + 10 ID ID = 0,455 mA ∆ID = 0,455 – 0,5 = -0,045 mA = 9%

80 Bias menggunakan resistor umpan balik drain-ke-gate
Gambar 32. Bias menggunakan resistor umpan balik drain-ke-gate Resistor RG (orde MΩ) menyebabkan tegangan dc pada gate (VG) sama dengan tegangan dc pada drain (VD) VGS = VDS = VDD – RDID VDD = VGS + RDID Jika ID meningkat → VGS akan menurun → ID menurun. Jadi umpan balik negatif melalui RG akan menjaga kestabilan harga ID. Jika ID meningkat VGS akan menurun. Penurunan VGS akan menyebabkan ID menurun. Jadi umpan balik negatif melalui RG akan menjaga kestabilan harga ID. Rangkaian di atas dapat digunakan sebagai penguat CS dengan memasangkan sinyal tegangan masukan pada gate melalui kapasitor penghubung agar tidak mengganggu bias dc.Sinyal keluaran yang diperkuat pada drain dapat dihubungkan dengan bagian lain dari rangkaian juga melalui kapasitor penghubung

81 Bias menggunakan sumber arus yang konstan.
Gambar 33 (a) Pemberian bias dengan menggunakan sumber arus tetap Bias seperti pada gambar 33(a) biasa digunakan pada MOSFET yang diskrit. RG (dalam orde MΩ) membuat ground dc pada gate. RD akan membuat tegangan dc pada drain pada harga tertentu yang memungkinkan simpangan sinyal keluaran yang diinginkan dengan menjaga MOSFET tetap dalam keadaan jenuh.

82 Gambar 33(b) Implementasi sumber arus konstan dengan ‘current mirror’.
Intinya adalah transistor Q1 yang drain-nya dihubungkan ke gate-nya sehingga bekerja pada daerah jenuh. Dengan asumsi λ = 0

83 Arus drain Q1 dicatu oleh VDD melalui resistor R.
Arus melalui dianggap sebagai arus rujukann, IREF. Dengan harga parameter dari Q1 dan IREF yang diinginkan, kedua persamaan di atas dapat digunakan untuk menghitung harga R. Pada transistor Q2, harga VGS sama dengan VGS pada Q1, Asumsikan bekerja pada daerah jenuh, arus drain yang sama dengan arus rujukan akan: Jadi perbandingan antara arus I dan arus rujukan sebanding dengan ‘aspect ratio’ dari Q1 dan Q2. Rangkaian ini dikenal dengan ‘current mirror’

84 Cara kerja dan model sinyal kecil
Gambar 34. Konsep rangkaian yang digunakan untuk mempelajari cara kerja MOSFET sebagai penguat sinyal kecil

85 Arus sinyal pada terminal drain vGS = VGS + vgs
Titik bias DC Arus bias dc ID diperoleh dengan men-set sinyal vgs = 0 Asumsikan λ = 0 VD = VDS = VDD – RDID Agar bekerja pada daerah jenuh: VD > VGS –Vt Arus sinyal pada terminal drain vGS = VGS + vgs

86 Suku pertama dari persamaan itu adalah arus bias dc, ID
Suku pertama dari persamaan itu adalah arus bias dc, ID. Suku kedua ada komponen arus yang sebanding dengan sinyal masukan vgs Suku ketiga sebanding dengan sinyal masukan kuadrat. Suku ini tidak diinginkan karena menunjukkan adanya distorsi non linier. Untuk mengurangi distorsi non linier, sinyal masukan harus dijaga tetap kecil, jadi: Jika keadaan ini terpenuhi, maka iD ≈ ID + id Parameter yang menghubungkan id dan vgs adalah transkonduktansi dari MOSFET (gm)

87 Gambar 35. Cara kerja sinyal kecil dari penguat MOSFET jenis enhancement
gm adalah koefisien arah dari karakteristik iD – vGS pada titik bias atau titik kerja.

88 Penguatan tegangan Komponen sinyal dari tegangan drain
Pengutan tegangan: Tanda negatif menunjukkan bahwa vd berbeda fasa 180° dengan vgs

89 Gambar 36. Tegangan total vGS dan vD untuk rangkaian pada gambar 34
Agar MOSFET selalu bekerja di daerah jenuh: Harga minimum dari vD harus lebih kecil dari vG, minimum sebesar Vt Harga maksimum dari vD harus lebih kecil dari VDD

90 Pemisahan analisis DC dan analisis sinyal.
Untuk sinyal kecil, besaran sinyal ditumpangkan pada besaran dc. Misal: arus total pada drain iD sama dengan arus dc ID ditambah arus sinyal id. Tegangan total pada drain vD = VD + vd Jadi untuk menyederhanakan analisis dapat dipisahkan analisis dc dan analisis sinyal kecil. Caranya: cari titik kerja dan hitung semua komponen dc. lakukan analisis sinyal kecil

91 Model rangkaian ekivalen sinyal kecil.
Gambar 37(a). Model sinyal kecil untuk MOSFET dengan mengabaikan ‘channel length modulation’ (b) Memasukkan pengaruh ‘channel length modulation’

92 Model rangkaian ekivalen sinyal kecil.
Dilihat dari sisi sinyal, MOSFET berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS) dengan sinyal masukan vgs antara gate dan source dan menghasilkan arus gmvsg antara drain dan source. Resistansi masukan sangat tinggi (ideal: ∞); resistansi keluaran juga sangat tinggi (asumsikan: ∞) Gambar 37(a) adalah model rangkaian pengganti MOSFET untuk sinyal kecil. Dalam analisis sinyal kecil: semua sumber tegangan dc diganti dengan hubung singkat dan semua sumber arus dc diganti dengan hubung terbuka. Pada gambar 37(a) diasumsikan arus drain pada keadaan jenuh tidak tergantung dari tegangan drain. Kenyataannya arus drain tergantung dari tegangan drain. Hubungan ini dinyatakan dengan adanya resistansi antara drain dan source.

93 VA = 1/λ Model rangkaian yang lebih akurat terlihat pada gambar 34(b). Catatan: gm dan ro tergantung pada titik bias dc dari MOSFET

94 Transkonduktansi gm gm sebanding dengan kn’=μnCOX dan perbandingan W/L. Jadi untuk mendapatkan gm yang besar, divais harus pendek dan lebar. gm juga sebanding dengan VOV = VGS – Vt . Catatan: jika VGS dinaikkan → mengurangi simpangan tegangan sinyal pada drain. Catatan: Untuk MOSFET tertentu, gm sebanding dengan akar dari arus bias dc Untuk ID tertentu, gm sebanding dengan akar dari W/L gm adalah perbandingan arus bias dc dengan setengah VOV

95 Contoh soal: Gambar 39 Contoh soal rangkaian penguat Gambar 39(a) menunjukkan sebuah penguat MOSFET CS yang mempunyai bias umpan balik drain ke gate. Sinyal input, vi dihubungkan ke gate melalui kapasitor yang besar. Sinyal keluaran pada drain dihubungkan ke beban RL melalui sebuah kapasitor besar lainnya. Transistor mempunyai Vt = 1,5 V, kn’(W/L) = 0,25 mA/V2 dan VA = 50 V. Hitunglah penguatan tegangan sinyal kecil, resistansi masukan dan sinyal masukan maksimum. Anggap kapasitor penghubung cukup besar sehingga akan menjadi hubung singkat untuk frekuensi sinyal yang diinginkan

96 Jawab: Tentukan titik kerja dc: ID = ½ x 0,25 (VGS – 1,5)2 Arus dc pada gate = 0 → tidak ada penurunan tegangan pada RG → VGS = VD ID = ½ x 0,25 (VD – 1,5)2 VD = 15 – RDID ID = 1,06 mA dan VD = 4,4 V Gambar (b) : rangkaian pengganti sinyal kecil dari penguat. Kapasitor penghubung diganti dengan hubung singkat, dan catu daya dc diganti dengan hubung singkat ke ground. Karena RG besar sekali (10 MΩ), arus yang melewatinya dapat diabaikan.

97 Gambar 39(b) Model rangkaian pengganti
vo ≈ - gmvgs (RD//RL//ro) vgs = vi Av = vo/vi = - gm(RD//RL//ro) = - 0,725(10//10//47) = -3,3 V/V

98 Harga maksimum amplitudo vi agar MOSFET bekerja di daerah jenuh:
vDS ≥ vGS – Vt vDSmon = vGSmax – Vt Catatan: pada arah negatif, amplitudo sinyal masukan: vGSmin = 4,4 – 0,34 = 4,06 V lebih besar dari Vt, jadi transistor tetap ‘on’

99 Model Rangkaian Ekivalen T
Gambar 39 Model rangkaian pengganti T untuk MOSFET

100 Gambar 39(a): rangkaian ekivalen sinyal kecil tanpa ro.
Gambar 39(b): ditambahkan sumber arus gmvgs seri dengan sumber arus semula. Gambar 39(c): dibuat node baru, X, antara kedua sumber arus dan dihubungkan dengan terminal gate, G. Di sini ada sumber arus gmvgs di antara tegangan vgs. Sumber arus ini dapat digantikan dengan sebuah resistansi, 1/gm. Gambar 39(d): rangkaian ekivalen T dengan ig = 0, id = gmvgs dan is = vgs/(1/gm) = gmvgs. Catatan: resistansi antara gate dan source, dilihat ke arah gate adalah tidak terhingga.

101 Gambar 40(a): jika ada ro di antara drain dan source.
Gambar 40(b): model T alternatif dimana sumber arus yang dikendalikan tegangan (VCCS) diganti dengan sumber arus yang dikendalikan arus (CCCS)

102 Pemodelan ‘Body effect’
Pada MOSFET body effect terjadi bila substrate tidak dihubungkan dengan source. Untuk kanal n,substrate akan dihubungkan dengan ground, sedangkan source tidak terhubung dengan ground, sehingga ada tegangan vbs antara substrate dan source. Pada kondisi ini substrate beperan seperti gate kedua atau backgate untuk MOSFET. Jadi sinyal vbs akan menambah sebuah komponen pada arus drain, gmbvbs. gmb disebut transkonduktansi body. Substrate selalu dihubungkan dengan tegangan paling negatif untuk divais kanal n dan dihubungkan dengan tegangan paling positif untuk divais kanal p. iD tergantung dari Vt dan Vt tergantung dari VBS. gmb = χgm Harga χ biasanya antara 0,1 – 0, 3

103 Gambar 41(b) adalah model sinyal kecil NMOS yang dipakai jika substrate tidak dihubungkan dengan source. Untuk PMOS, modelnya sama seperti di atas, hanya yang dipakai |VGS|, |Vt|, |VOV|, |VA|, |VSB|, |γ|, |λ| dan menggantikan kn’ dengan kp’.

104 Ringkasan Model rangkaian pengganti sinyal kecil untuk MOSFET.
Transistor NMOS: Transkonduktansi Resistansi keluaran Transkonduktansi body Transistor PMOS Semua persamaan untuk NMOS dapat dipakai untuk PMOS dengan menggunakan |VGS|, |Vt|, |VOV|, |VA|, |VSB|, |γ|, |λ| dan menggantikan μn dengan μp.

105 Model rangkaian pengganti sinyal kecil tanpa body effect (|VSB| = 0)

106 Penguat MOSFET Satu Tingkat
Pada bagian ini yang akan dibahas adalah rangkaian penguat diskrit dari MOSFET dimana source selalu dihubungkan dengan substrate. Oleh karena itu pengaruh body effect tidak akan diperhitungkan. Dan juga dalam beberapa rangkaian ro akan diabaikan. Struktur Dasar. Pada gambar di atas dipakai pemberian bias dengan arus dc dan tegangan dc di berbagai node (simpul) Gambar 42. Struktur dasar rangkaian penguat diskrit yang menggunakan MOSFET

107 Parameter Karakteristik Penguat Rangkaian:
Definisi: Resistansi masukan tanpa beban Penguat dicatu dengan sebuah sumber sinyal yang mempunyai tegangan hubung terbuka vsig dan resistansi dalam Rsig. Parameter ini bisa berupa parameter sinyal sebenarnya atau parameter dari rangkaian ekivalen Thévenin dari rangkaian keluaran dari penguat penguat tingkat sebelumnya pada penguat bertingkat. Demikian juga RL, bisa benar – benar resistansi beban, atau resistansi masukan dari penguat tingkat berikutnya pada penguat bertingkat. Parameter Ri, Ro, Avo, Ais dan Gm berkaitan dengan ‘amplifier proper’. Harga – harga ini tidak tergantung dari harga Rsig dan RL Untuk penguat nonunilateral, Rin mungkin tergantung RL dan Rout tergantung Rsig. Untuk penguat unilateral Rin = Ri dan Rout = Ro Pembebanan penguat pada sumber sinyal ditentukan oleh resistansi masukan Rin. Harga Rin menentukan arus ii yang ditarik oleh penguat dari sumber sinyal. Hal ini juga menentukan perbandingan sinyal yang akan tampak pada masukan penguat saja. Resistansi masukan

108 Penguatan tegangan hubung terbuka:
Penguatan arus hubung singkat: Ketika mengevaluasi penguatan Av dari harga penguatan hubung terbuka resistansi keluaran yang digunakan Ro. Hal ini disebabkan Av berdasarkan pencatuan penguatan dengan sinyal tegangan ideal. Sebaliknya jika mengevaluasi penguatan tegangan keseluruhan Gv dari harga penguatan tegangan hubung terbuka menyeluruh Gvo resistansi keluaran yang digunakan Rout. Hal ini disebabkan Gvo berdasarkan pencatuan penguatan dengan vsig yang mempunyai resistansi dalam Rsig. Penguatan arus: Transkonduktansi hubung singkat:

109 Resistansi keluaran dari penguat

110 Penguatan tegangan hubung terbuka menyeluruh
Penguatan tegangan menyeluruh Rangkaian pengganti A.

111 B C

112 Persamaan:

113 Contoh soal: Sebuah penguat transistor dicatu dengan sebuah sumber sinyal yang mempunyai tegangan hubung singkat, vsig = 10 mV dan resistansi dalam Rsig = 100 kΩ. Tegangan vi pada masukan penguat dan tegangan keluaran vo diukur dengan dan tanpa resistansi beban RL = 10 kΩ terhubung ke keluaran penguat, Hasil ukur itu sbb: vi (mV) vo (mV) Tanpa RL Dengan RL Carilah: parameter penguat Jawab: Untuk RL = ∞

114 Jika RL = 10 kΩ dihubungkan dengan keluaran penguat:

115

116 Dari rangkaian pengganti A:

117 Penguat Common-Source (CS)
Gambar 43. Rangkaian penguat ‘common source’ Sinyal yang akan diperkuat adalah tegangan masukan vsig, yang mempunyai resistansi masukan Rsig. CC1 berfungsi untuk memblok dc dari sinyal masukan, sehingga tidak mengganggu bias dc. Kapasitor ini disebut ‘coupling capacitor’ Bila sumber sinyal dapat memberikan jalur dc ke ‘ground’, gate dapat dihubungkan langsung dengan sumber tegangan. Dalam hal ini RG dan CC1 dapat dihilangkan

118 Cs adalah kapasitor bypass yang fungsinya untuk mem-bypass resistansi keluaran dari sumber arus I. Kapasitor ini juga membuat ‘ground’untuk siinyal atau ‘ac ground’. CC2 adalah ‘coupling capacitor’ yang menghubungkan sinyal keluaran dengan beban RL, jadi vo = vd. RL dapat berupa resistansi beban atau resistansi masukan dari tingkat penguat berikutnya bila penguat yang akan dianalisa adalah salah satu penguat dari rangkaian penguat bertingkat. Untuk menentukan karakteristik dari penguat CS yaitu resistansi masukan, penguatan tegangan dan resistansi keluaran, gunakan rangkaian pengganti sinyal kecil, seperti pada gambar (b).

119 Gambar 43(b). Rangkaian ekivalen penguat untuk analisis sinyal kecil
Penguat ini bersifat unilateral. Oleh karena itu Rin tidak tergantung dari RL, jadi Rin = Ri. Dan Rout tidak tergantung dari Rsig, jadi Rout = Ro. Analisis:

120 Penguatan menyeluruh dari sumber sinyal sampai beban:
Untuk menentukan resistansi keluaran penguat, vsig di-set = 0. Jadi vsig dihubung singkat. ro >> RD → pengaruh ro dalam penguatan tegangan sedikit berkurang dan adanya penurunan pada Rout

121 Gambar 43(c) Model sinyal kecil MOSFET yang diterapkan langsung pada rangkaian yang memakai simbol MOSFET.

122 Penguat Common-Source dengan Resistansi Source
Gambar 44(a) Penguat ‘common source’ dengan resistansi Rs pada source

123 Gambar 44(b): Transistor diganti dengan rangkaian pengganti model T
Catatan: bila dipakai rangkaian pengganti model T, ro tidak disertakan, karena akan menyebabkan penguat tidak unilateral (ro akan menghubungkan terminal keluaran dengan terminal masukan. Pengaruh ro tidak terlalu besar pada rangkaian diskrit, tetapi mempunyai pengaruh yang cukup besar pada rangkaian terintegrasi. Gambar 44(b): Transistor diganti dengan rangkaian pengganti model T Untuk rangkaian yang mempunyai resistansi yang terhubung source, rangkaian pengganti yang digunakan adalah rangkaian pengganti model T, karena resistansi source akan tampak seri dengan. 1/gm Rin = Ri = RG

124 Keuntungan menggunakan RS :
Harga RS dapat digunakan untuk mengendalikan besaran sinyal vgs dan memastikan bahwa vgs tidak terlalu besar. Memperlebar ‘bandwidth’ RS berperan sebagai umpan balik negatif. Kelemahan menggunakan RS : penurunan penguatan tegangan. RS mengurangi id dengan faktor (1 + gmRS)

125 RS mengurangi penguatan tegangan dengan faktor (1+gmRD) → ‘source degeneration resistance’
Penguatan dari gate ke drain adalah perbandingan antara resistansi total pada drain, (RD//RL), dengan resistansi total pada source [(1/gm) + RS]

126 Penguat Common-Gate Gambar 45 (a) Rangkaian penguat ‘common gate’

127 Pada penguat Common-Gate (CG) gate dihubungkan ke ground
Pada penguat Common-Gate (CG) gate dihubungkan ke ground. Sinyal masukan dipasangkan di source dan sinyal keluaran diambil dari drain, dan gate merupakan terminal bersama masukan dan keluaran. Gate dihubungkan ke ground: tegangan ac dan dc sama dengan nol, resistor R\G = 0 Kapasitor CC1 dan CC2 mempunyai fungsi yang sama seperti pada penguat CS Rangkaian pengganti untuk sinyal kecil menggunakan model T. Model rangkaian pengganti ini dapat dilihat pada gambar (b). Pada rangkaian pengganti ini tidak ada ro. Resistansi masukan:

128 Gambar 45(b) Rangkaian ekivalen sinyal kecil untuk rangkaian pada gambar 45(a)
Karena rangkaian adalah unilateral: Rin tidak tergantung dari RLdan Rin = Ri. Karena gm pada orde 1 mA/V, resistansi masukan dari penguat CG relatif rendah (pada orde 1 kΩ) dan jauh lebih rendah dibandingkan dengan resistansi masukan pada penguat CS. Selanjutnya kehilangan sinyal yang cukup besar terjadi pada ‘coupling’ sinyal ke masukan penguat CG, karena

129 Untuk menjaga agar kehilangan kekuatan sinyal tetap kecil, resistansi sinyal, Rsig harus kecil.

130 Penguat CG: non iverting
Resistansi masukan CG rendah Penguatan tegangan penguat CG lebih kecil dibandingkan CS dengan faktor (1 + gmRsig) Perhatikan gambar (c):penguat CG dicatu dengan sumber arus sinyal isig yang mempunyai resistansi dalam Rsig. Ini adalah rangkaian ekivalen Norton dari sumber sinyal yang dipakai pada gambar (a).

131 Gambar 45(c). Penguat common gate dicatu dengan sinyal masukan
Rsig >> 1/gm, jadi

132 Rangkaian mempunyai resistansi masukan yang relatif kecil, gm, ke sumber arus sinyal masukan, sehingga menghasilkan peredaman sinyal yang sangat kecil pada masukan. MOSFET akan menghasilkan kembali arus ini pada terminal drain pada resistansi keluaran yang lebih tinggi. Rangkaian berperan sebagai penguat arus penguatan tunggal (unity-gain current amplifier) atau current follower. Inilah pemakaian CG yang paling populer yang dapat dipakai pada rangkaian ‘cascode’. Penggunaan lainnya dari CG: memanfaatkan kinerjanya pada frekuensi tinggi, Resistansi masukan yang kecil dapat merupakan keuntungan dalam pemakaian pada frekuensi sangat tinggi, dimana hubungan sinyal masukan dapat disamakan dengan sebuah saluran transmisi dan 1/gm resistansi masukan dari penguat CG dapat berfungsi sebagai resistansi terminasi dari saluran transmisi.

133 Penguat Common-Drain atau Source-Follower
Input: antara gate dan drain Output: antara source dan drain Gambar 46(a) Penguat ‘common drain’ atau ‘source follower Karena drain berfungsi sebagai ground dari sinyal, maka tidak ada RD. Sinyal masukan dihubungkan ke gate MOSFET melalui CC1 dan keluaran pada source MOSFET dihubungkan ke resistor beban RL melalui CC2.

134 Karena RL terhubung seri dengan terminal source, maka rangkaian pengganti model T yang digunakan, seperti yang terlihat pada gambar 46(b) Gambar 46(b) Rangkaian pengganti sinyal kecil

135 Biasanya ro >> 1/gm, sehingga penguatan tegangan hubung terbuka dari gate ke source, Avo, hampir sama dengan satu (unity). Jadi tegangan pada source mengikuti tegangan pada gate. Oleh karena itu rangkaian ini juga disebut ‘source follower’. Pada rangkaian diskrit, ro >>RL, jadi:

136 Gambar 46(c) analisis rangkaian yang dilakukan langsung pada rangkaian source follower
Penguatan tegangan menyeluruh: Gv mendekati satu untuk RG>>Rsig, ro>>1/gm dan ro>>RL

137 Gambar 46(d) Rangkaian untuk menentukan resistansi keluaran Rout

138 Walaupun source-follower mempunyai umpan balik dalam yang besar, Rin tidak tergantung dari RL (Ri = Rin) dan Rout tidak tergantung dari Rsig (Ro = Rout). Kesimpulan: Source follower mempunyai: Resistansi masukan yang sangat besar Resistansi keluaran yang relatif kecil Penguatan yang mendekati satu Dipakai sebagai ‘unity-gain voltage buffer amplifier’ yaitu menghubungkan sumber sinyal tegangan yang mempunyai besaran yang cukup besar tetapi mempunyai resistansi dalam yang sangat tinggi ke resistansi beban yang rendah. Dipakai sebagai tingkat keluaran pada penguat bertingkat yang fungsinya memberikan penguat secara keseluruhan resistansi keluaran yang rendah sehingga memungkinkan untuk mencatu arus beban yang besar tanpa menghilangkan penguatan.

139 Ringkasan dan Perbandingan Karakteristik Penguat DIskrit MOS Satu Tingkat Common Source

140 Common Source dengan Resistansi Source
ro diabaikan:

141 Common Gate ro diabaikan:

142 Common-Drain atau Source Follower

143 Kesimpulan: Konfigurasi CS adalah konfigurasi yang terbaik untuk mendapatkan penguatan yang besar. Dengan adanya RS pada source, CS mendapatkan berbagai perbaikan, antara lain penambahan lebar bidang frekuensi, tetapi penguatannya akan berkurang Penguat CG mempunyai resistansi masukan yang kecil, kinerja yang baik sekali pada frekuensi tinggi dan penguatan tunggal (unity gain). Banyak dipakai pada penguat ‘cascode’. Pemakaian source follower atau CD adalah sebagai buffer tegangan yang menghubungkan sumber dengan resistansi tinggi ke beban yang mempunyai resistansi rendah dan sebagai tingkat keluaran dari penguat bertingkat.

144 CMOS Digital Logic Inverter
Gambar 47 Inverter CMOS Inverter CMOS terdiri dari 2 jenis MOSFET enchancement yang ‘matched’, QN dari jenis –n dan QP dari jenis –p. Body dari masing-masing transistor dihubungkan ke masing-masing source sehingga tidak ada ‘body-effect’

145 Cara Kerja Rangkaian Gambar 48 Cara kerja inverter CMOS jika vi tinggi
Rangkaian dengan vi = VDD (level logika 1) (b) Konstruksi grafis untuk menentukan titik kerja (c) Rangkaian pengganti.

146 Gambar 48 menunjukkan keadaan ketika vi = VDD, terlihat kurva karakteristik untuk QN dengan vGSN = VDD (iD = i dan vDSN = vO.) Pada kurva karakteristik QN ditumpangkan kurva beban, yaitu kurva iD – vSD dari QP untuk kasus vSGP = 0 V. Karena vSGP < |Vt|, kurva beban merupakan garis lurus horizontal dengan level arus hampir nol. Titik kerja adalah perpotongan antara kedua kurva. Terlihat bahwa tegangan keluaran hampir nol ( < 10 mV) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μW) Catatan: walaupun QN bekerja dengan arus hampir nol dan tegangan drain-source juga nol, titik kerja berada pada segmen yang tajam pada kurva karakteristik iD – vDS. Sehingga QN menyediakan jalur beresistansi rendah antara terminal keluaran dan ground. Besarnya resistansi tersebut adalah Gambar 48(c) menunjukkan rangkaian ekivalen dari inverter jika masukan tinggi. vO ≡ VOL = 0 V dan disipasi daya = 0

147 Gambar 49 Cara kerja inverter CMOS jika vi rendah
Rangkaian dengan vi = 0 V (level logika 0) (b) Konstruksi grafis untuk menentukan titik kerja (c) Rangkaian pengganti.

148 Gambar 49 menunjukkan keadaan ketika vi = 0 V
Gambar 49 menunjukkan keadaan ketika vi = 0 V. Karakteristik iD – vDS nya hampir merupakan garis lurus horizontal dengan level arus hampir nol. Kurva beban adalah karakteristik iD – vSD dari divais kanal –p dengan vSGP = VDD. Terlihat pada gambar, pada itik kerja tegangan keluaran hampir sama dengan VDD ( 10 mV lebih rendah dari VDD) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μW) Di sini QP menyediakan jalur beresistansi rendah antara terminal keluaran dan catu dc VDD. Besarnya resistansi tersebut adalah Gambar 49(c) menunjukkan rangkaian ekivalen dari inverter jika masukan rendah. vO ≡ VOH = VDD dan disipasi daya = 0 QN disebut juga ‘pull down’ divais karena dapat menarik arus beban yang relatif besar, sehingga menarik tegangan keluaran turun menuju nol QP disebut juga ‘pull up’ divais karena dapat memberikan arus beban yang relatif besar, sehingga menarik tegangan keluaran naik menuju VDD

149 Kesimpulan: 1.Tegangan keluaran adalah 0 dan VDD, jadi simpangan sinyal maksimum → noise margin yang lebar. 2. Disipasi daya statik untuk kedua keadaan sama dengan nol 3. Ada jalur antara terminal keluaran dengan ground (pada keadaan keluaran rendah) dan dengan VDD (pada keadaan keluaran tinggi). Jalur beresistansi rendah ini menjamin bahwa tegangan keluaran 0 V dan VDD tidak tergantung harga perbandingan W/L atau parameter divais lainnya. Resistansi keluaran yang rendah membuat inverter kurang sensitif terhadap efek derau dan gangguan lainnya. 4. Divais pull-up dan pull-down memberikan inverter kemampuan ‘driving’ yang tinggi pada kedua keadaan. 5. Resistansi masukan inverter adalah tidak terhingga (iG = 0). Jadi inverter dapat men-drive sejumlah inverter sejenis tanpa berkurangnya level sinyal, tetapi akan mempengaruhi kecepatan waktu perubahan (switching time).

150 The Voltage Transfer Characteristic
Untuk QN Untuk QP Inverter CMOS biasanya dirancang untuk mempunyai Vtn = |Vtp| = Vt dan kn’(W/L)n = kp’(W/L)p.

151 Catatan: μp = 0,3 – 0,5 μn, jadi untuk membuat k’(W/L) kedua divais sama, maka lebar divais kanal –p dibuat dua atau tiga kali lebar divais kanal –n. Dengan k’(W/L) kedua divais sama maka inverter akan mempunyai karakteristik transfer yang simetris dan kemampuan current-driving yang sama untuk kedua arah (pull-up dan pull-down) Dengan QN dan QP ‘matched’, inverter CMOS mempunyai VTC seperti pada gambar 50. Seperti yang terlihat, kurva VTC mempunyai 5 segmen yang berhubungan dengan kombinasi mode operasi yang berbeda.dari QN dan QP. Segmen BC: QN dan QP bekerja pada daerah jenuh. Karena resistansi keluaran pada keadaan jenuh yang terbatas diabaikan, maka inverter mempunyai penguatan tidak terhingga pada segmen ini. Dari sifat simetris, segmen vertikal terjadi pada vI = VDD/2 dan batas-batasnya adalah vO(B) = VDD/2 + Vt dan vO(C) = VDD/2 - Vt

152 Gambar 50. Voltage Transfer Characteristic dari Inverter CMOS

153 Selain VOL dan VOH, ada dua titik lagi pada kurva yang menentukan ‘noise margin’ dari inverter, yaitu, VIL dan VIH. Kedua titik ini didefinisikan sebagai titik di mana penguatan sama dengan satu. Untuk menentukan VIH: QN pada daerah trioda dan QP pada daerah jenuh. VIL dapat ditentukan dengan cara yang sama, sehingga diperoleh persamaan simetris:

154 Noise margin dapat ditentukan sebagai berikut:
Jadi, VTC yang simetris menghasilkan noise margin yang sama. Jika QN dan QP tidak matched, VTC tidak akan simetris dan noise margin tidak akan sama.

155 Operasi dinamik Kecepatan operasi sebuah sistem digital ditentukan oleh waktu tunda propagasi dari gerbang logika yang digunakan untuk membuat sistem tersebut. Karena inverter adalah gerbang logika dasar dari teknologi IC digital, waktu tunda propagasi inverter merupakan parameter dasar dalam menentukan karakteristik teknologi IC. Gambar 51 Operasi dinamik dari inverter CMOS dengan beban kapasitif rangkaian gelombang masukan dan keluaran

156 (c) Trayektori dari titik kerja bila input menuju level tinggi dan kapasitor dikosongkan (discharge) melalui QN (d) Rangkaian ekivalen selama kapasitor dikosongkan. Pada gambar 51(a) kapasitor C merupakan jumlah kapasitor dalam QN dan QP, kapasitor kawat interkoneksi antara keluaran inverter dan masukan dari gerbang logika lainnya dan kapasitor masukan total dari beban ini. Asumsikan inverter mempunyai masukan pulsa ideal (waktu naik dan turun sama dengan nol) dan inverter simetris.

157 Gambar 51(c) menunjukkan trayektori titik kerja pada saat pulsa masukan naik dari VOL= 0 V ke VOH = VDD pada waktu t = 0. Pada saat t = 0-, tegangan keluaran sama dengan VDD dan kapasitor terisi (charged) sampai tegangan VDD. Pada t = 0, vI naik menuju VDD → QP ‘off’. Dari sini rangkaian ekivalen seperti pada gambar 50(d) dengan harga awal vO = VDD. Jadi titik kerja pada t = 0+ adalah titik E, dimana QN pada keadaan jenuh dan mengalirkan arus yang besar. Ketika C dikosongkan, arus pada QN tetap konstan sampai vO = VDD – Vt (titik F). Sebutkan bagian selang pengosongan ini tPHL1: Setelah titik F, QN bekerja pada daerah trioda sehingga arus sama dengan

158 Bagian selang pengosongan ini dapat dinyatakan sebagai:
Ganti iDN dengan persamaan sebelumnya dan susun kembali persamaan diferensial, diperoleh: Untuk mendapatkan komponen waktu tunda tPHL pada saat vO menurun dari (VDD – Vt) ke titik 50%, vO = VDD/2, intregrasikan kedua sisi persamaan. Sebutlah komponen waktu tunda ini tPHL2. Gunakan

159 Jadi: Jumlahkan kedua komponen tPHL, maka diperoleh: Biasanya Vt ≈ 0,2 VDD. maka Dengan cara yang sama akan diperoleh tPLH: Waktu tunda propagasi sama dengan harga rata-rata dari tPHL dan tPLH

160 Aliran arus dan disipasi daya
Untuk mendapatkan waktu tunda propagasi yang rendah, yang berarti kecepatan operasi yang lebih tinggi: C harus minimum Gunakan parameter transkonduktansi proses k’ yang lebih tinggi Perbandingan W/L dari transistor harus lebih besar VDD harus lebih tinggi. Aliran arus dan disipasi daya Gambar 52.Kurva arus-tegangan masukan pada inverter CMOS

161 Pada saat inverter CMOS berpindah posisi, arus mengalir melalui hubungan seri QN dan QP. Gambar 52 menunjukkan arus sebagai fungsi dari tegangan vI. Arus mencapai puncaknya pada tegangan ambang perpindahan (switching threshold), Vth = vI = vO = VDD/2. Arus ini menyebabkan disipasi daya dinamik dalam inverter CMOS. Tetapi, komponen yang lebih penting dari disipasi daya dinamik adalah dari arus yang mengalir pada QN dan QP pada saat inverter diberi beban sebuah kapasitor C. Perhatikan gambar 51(a): Pada t = 0-, vO = VDD dan energi yang tersimpan pada kapasitor adalah ½ VDD2. Pada t = 0, vI naik menuju VDD, QP ‘off’ dan QN ‘on’. Transistor QN mengosongkan kapasitor, dan pada akhir selang pengosongan, tegangan kapasitor akan berkurang menuju nol. Jadi selama selang pengosongan, energi ½VDD2 hilang dari kapasitor C dan didisipasikan pada transistor QN. Pada setengah perioda lainnya ketika vI turun menuju nol. Transistor QN ‘off’ dan QP ‘on’ dan mengisi kapasitor. Arus yang dicatu oleh QP pada C adalah i yang datang dari catu daya VDD. Jadi energi yang diambil dari catu daya selama perioda pengisian:

162 Q = muatan yang disuplai ke kapasitor.
Q = CVDD Jadi energi yang diambil dari catu daya sama dengan CVDD2. Pada akhir selang pengisian, tegangan kapasitor akan menjadi VDD, jadi energi yang tersimpan pada kapasitor menjadi ½CVDD2 Selama selang pengisian, setengah energi yang diambil dari catu daya, ½CVDD2, didisipasikan pada QP. Dari penjelasan di atas terlihat pada setiap perioda ½CVDD2, didisipasikan pada QN dan ½CVDD2 didisipasikan pada QP. Jika inverter berpindah kondisi dengan kecepatan f siklus per detik, maka disipasi daya dinamik: Frekuensi kerja berkaitan dengan waktu tunda propagasi. Makin rendah waktu tunda propagasi, makin tinggi frekuensi kerja rangkaian dan makin tinggi disipasi daya pada rangkaian. Salah satu nilai yang mengukur kualitas rangkaian adalah delay-power product (DP)

163 DP = PDtp [joule] DP biasanya konstan untuk rangkaian digital dengan teknologi tertentu dan dapat dipakai untuk membandingkan teknologi yang berbeda. Makin kecil harga DP makin efektif teknologi yang digunakan. DP adalah energi yang didisipasikan pada satu siklus kerja. Jadi untuk CMOS dimana hampir semua disipasi daya adalah dinamik, DP = CVDD2.

164 Ringkasan karakteristik penting dari sebuah inverter logika CMOS
Resistansi keluaran gerbang Ketika vO rendah Ketika vO tinggi Tegangan ambang gerbang Titik pada VTC dimana vI = vO

165 Arus perpindahan dan daya disipasi
Noise margin Untuk divais yang ‘matched’, yaitu Waktu tunda propagasi Untuk Vt ≈ 0,2 VDD

166 MOSFET Jenis ‘Depletion’
Gambar 53(a):Lambang MOSFET jenis ‘depletion’ Gambar 53(b) Lambang MOSFET jenis ‘depletion’ dengan substrate terhubung ke source

167 MOSFET Jenis Depletion’
MOSFET jenis depletion mempunyai struktur yang mirip dengan jenis ‘enchancement’ dengan satu perbedaan utama yaitu MOSFET jenis depletion mempunyai kanal yang secara fisik dibuat pada substrate, Jadi tidak perlu menginduksi kanal, artinya tanpa ada vGS, arus iD akan mengalir jika ada vDS. Kedalaman kanal dan konduktivitasnya dapat dikendalikan oleh vGS. Jika vGS positif, kanal akan semakin kuat dengan menarik elektron lebih banyak, jika vGS negatif, kanal akan semakin dangkal dan konduktivitasnya menurun. Tegangan vGS negatif mengurangi (deplete) pembawa muatan pada kanal dan mode ini disebut ‘depletion mode’. Semakin negatif vGS, semakin berkurang pembawa muatan pada kanal, sehingga mencapai harga dimana kanal kehabisan semua pembawa muatannya dan iD sama dengan nol walaupun vDS tetap ada. Harga ini adalah harga tegangan ambang untuk MOSFET kanal –n jenis deplesi.

168 MOSFET jenis ‘depletion’ dapat bekerja dalam mode ‘enchancement’ dengan memasangkan tegangan vGS positif dan dalam mode ‘depletion’ dengan memasangkan vGS negatif. Karakteristik iD – vDS nya mirip dengan karakteristik iD – vDS hanya kanal –n jenis ‘depletion’ mempunyai Vt negatif. Gambar 54(a) Transistor dengan polaritas arus dan tegangan seperti yang tertera

169 Gambar 54(b) karakteristik iD – vDS

170 Gambar 54(c) iD – vDS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’.
Gambar 54(b) adalah karakteristik iD – vDS dari MOSFET kanal –n jenis ‘depletion’ dengan Vt = - 4 V dan kn’(W/L) = 2 mA/V2. MOSFET jenis depletion akan bekerja: di daerah trioda selama tegangan drain tidak melebihi tegangan gate sebanyak paling sedikit |Vt| di daerah jenuh jika tegangan drain lebih tinggi dari tegangan gate sebanyak paling sedikit |Vt|

171 Gambar 54(c) menunjukkan karakteristik iD – vDS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’. Karakteristik arus – tegangan dari MOSFET jenis ‘depletion’ sama seperti karakteristik MOSFET jenis ‘enchancement’, hanya untuk MOSFET kanal –n jenis ‘depletion’ Vt negatif. Dan harga ID mencapai jenuh pada vGS = 0 MOSFET jenis ‘depletion’ dapat dibuat pada chip yang sama seperti divais jenis ‘enchancement’. Transistor PMOS jenis ‘depletion’ mempunyai cara kerja seperti NMOS hanya saja semua tegangannya mempunyai polaritas yang berlawanan dengan tegangan pada NMOS. Dan pada divais kanal –p arus mengalir dari source ke drain.

172 Gambar 55 Level tegangan relatif pada terminal transistor NMOS jenis depletion

173 Gambar 56. Sketsa karakteristik iD – vDS untuk transistor MOSFET jenis depletion dan enhancement