Evolusi Teknologi Elektronik (Rockett, 1991; McCanny & White, 1987)

Presentasi berjudul: "Evolusi Teknologi Elektronik (Rockett, 1991; McCanny & White, 1987)"— Transcript presentasi:

1 Evolusi Teknologi Elektronik (Rockett, 1991; McCanny & White, 1987)
1900-an: Tabung Vakum. 1905 Tabung vakum dioda elektronik pertama dikembangkan (Fisikawan Inggris J. Ambrose Fleming) Mengizinkan perubahan arus AC  arus DC. 1906 Tabung vakum trioda elektronik pertama dikembangkan (insiyur Amerika Lee DeForest) Mengizinkan  sinyal dapat terkontrol dan dikuatkan Teknologi elektronik  lahir. Akhir 1940-an: Transistor. 1947 Transistor bipolar (dwikutub) point-contact ditemukan (Tim Lab Bell Bardeen, Shockley, and Brattain  Nobelprize in physics) 1951 Junction field-effect transistor (JFET) ditemukan 1952 Fabrikasi single-crystal silicon. 1954 Pengembangan Oxide masking process Tek-IC

2 Evolusi Tek. Elektronik (cont’d)
Akhir 1950-an: Penemuan-2 Kunci IC 1958 IC silikon pertama dikembangkan (Texas Instrument's Jack Kirby). 1959 Planar process u/ mendistribusi transistor pada Siilikon, dgn lapisan oksida pasif u/ memproteksi persambungan (junctions), dikembangkan (Fairchild Semiconductor's Noyce and Moore). A modern version of this process is used today. 1960's: Small Scale Integration (SSI), termuat sampai 20 gates per chip. 1960 Transistor Metal-Oxide-Silicon (MOS) transistor ditemukan. 1962 Logik Transistor-transistor (TTL) dikem-bangkan 1963 Complementary Metal Oxide Silicon (CMOS) ditemukan. Tek-IC

3 Evolusi Tek. Elektronik (cont’d)
Akhir 1960-an: Medium Scale Integration (MSI), gates per chip. MOS memory circuits diperkenalkan. 1970-an: Large Scale Integration (LSI), gates per chip. bit MOS calculator chips diperkenalkan (7 micrometer chip geometries). bit Microprocessors diperkenalkan. 1980's: Very Large Scale Integration (VLSI), > 5000 gates per chip. 1981 Very High Speed Integration (VHSIC), tens's of thousands of gates per chip (1.5 micrometer chip geometries). micrometer chip geometries. Tek-IC

4 Teknologi Rangkaian Logika Digital
Teknologi Komponen Diskrit (tahun 50-an –awal 60-an) bipolar TRL DTL Teknologi IC (tahun awal 60-an - sekarang) bipolar MOS RTL TTL I2L ECL PMOS NMOS CMOS biCMOS Tek-IC

5 Teknologi Rangkaian Logika Digital (cont’d)
Teknologi Bipolar TRL (Transistor Resistor Logic) Jumlah resistor dimaksimalkan (resistor  devais termurah) DRL (Dioda Transistor Logic) Kinerja ditingkatkan dgn mengganti kebanyakan resistor dgn dioda semikonduktor RTL (Resistor Transistor Logic) Teknologi mikroelektornika pertama Menggunakan banyak transistor dan hanya sedikit resistor TTL (Transistor Transistor Logic) transistors  berjumlah banyak dan terkait laungsung satu sama lain; Sampai sekarang tetap menjadi teknologi bipolar paling populer I2L (Integrated-injection logic) technology mereduksi kerapatan packing dari devais bipolar devices ke suatu ukuran mendekati ukurana devais MOS  melalui “compressing” suatu rangkaian logika yang terdiri dari dua transistor menjadi suatu satuan tunggal (a single unit). Tek-IC

6 Teknologi Rangkaian Logika Digital (cont’d)
ECL (emmitter-coupled logic) Devais dikembangkan u/ aplikasi-2 yg membutuhkan kecepatan yang sangat tinggi (extremely high speed). Mengkonsumi lebih banyak energi/power, digunakan secara ekslusif pada komputer-2 Cray Teknologi MOS Menawarkan reduksi dalam hal persyaratan ruang yang besar dan konsumsi daya/energi yang tinggi dari devais-2 bipolar. Rangkaian elektronik MOS pertama  devais MOS p-channel (PMOS) karena paling mudah dibuat. Tek. MOS lebih maju, devais MOS n-channel (NMOS) menggantikan devais PMOS karena teknologinya menawarkan kinerja kec. yg lebih tinggi u/ kerapatan, kompleksitas dan biaya yg sama. Kebutuhan akan konsumsi daya yg lebih rendah  pengembangan devais-2 complementary MOS (CMOS) devices yg lebih besar tapi konsumsi dayanya lebih efisien Tek-IC

7 Teknologi Rangkaian Logika Digital (cont’d)
Meskipun keuntungan kerapatan dan efisiensi daya dari teknologi MOS, namun teknologi high-speed bipolar masih tetap dikembangakn  teknologi biCMOS : kombinasi keuntungan kecepatan dari tek. Bipolar modern dgn keuntungan ruang dan daya dari tek. MOS. (Oldham, 1991). Tek-IC

8 Rangkaian Terintegrasi (IC) Monolitik
Definisi Rangkaian Terintegrasi (IC): Realisasi secara fisik dari elemen-elemen rangkaian yang secara terpisah tetapi merupakan kesatuan yang berada di atas atau di dalam sebuah badan yang kontinyu ( a continuous body) untuk membentuk satu rangkaian Misalkan, dalam sebuah potongan kristal tunggal Si, diatasnya terbentuk  rangkaian yang memiliki fungsi tertentu dengan, transistor, dioda, kapasitor, dll, disebut rangkaian terintegrasi (IC) Karakteristik IC: Ukuran kecil Harganya murah Keandalan tinggi Tepat untuk mempertinggi kinerja (performance) Tek-IC

9 Rangkaian Terintegrasi (IC) Monolitik (cont’d)
Perbedaan IC menurut: Struktur Fungsi Tingkat integrasi Pembagian menurut struktur: Semikonduktor IC  Bipolar, MOS IC lapisan (monolitik) IC hybrid  lapisan tipis dan lapisan tebal Pembagian menurut Fungsi: IC Digital  DTL (dioda-transistor logic), TTL (transistor-transistor logic), CML (cuurent mode logic), dll IC Linier  Penguat bidang lebar, Penguat operasional (Op-Amp),dll. Pembagian menurut tingkat integrasi: IC SSI  mengandung < 24 gate IC MSI  mengandung 24 –100 gate IC LSI  mengandung > 100 gate dst Tek-IC

10 Rangkaian Terintegrasi (IC) Monolitik (cont’d)
Definisi Monolitik: Mono: tunggal; lithos: batu  batu tunggal Pada IC monolitik  sejumlah komponen aktif (mis transistor) dan komponen pasif (mis. resistor, kapasitor, dll) berada dalam sekerat Si (biasa disebut CHIP, DIE, atau PELLET) Dalam fabrikasi: Basis-basis dan emitor-emitor dari transistor-2 dan komponen-2 lain dibentuk bersamaan Dalam hal transistor planar tunggal : sejumlah transistor mem- punyai “common collector” (kolletor yg bersama-sama) dibentuk pada keping (wafer), kemudian dipotong-potong menjadi satu persatu Dalam hal IC monolitik: isolasi dan interkoneksi setelah dibentuk kemudian dipotong-potong dari wafer itu Tek-IC

11 Rangkaian Terintegrasi (IC) Monolitik (cont’d)
Catatan: IC Hybrid: komponen-2 (spt transistor) dibuat diatas substrat keramik yg terhubung satu sama lain membentuk rangkaian dgn jalur kawat logam dsb. IC monolitik sangat baik u/ rangkaian yg memiliki fungsi yg sama Interkoneksi dilakukan hanya dgn 1 atau proses  harganya lebih murah dan reabilitasnya lebih tinggi, ketimbang IC-hybrid Tek-IC

12 4 Langkah Fabrikasi IC (Harrison 1989; Chen 1987)
STAGE LOCATION CYCLE TIME YIELD 1. Wafer Fabrication Fabrication days % Plant (good wafers) 2. Wafer Probe Fabrication days % Plant (higher for mature products) (die bank inventory) 3. Chip Assembly Assembly days % Plant (units out per unit started) 4. Chip test Assembly days % Plant (low for new (final goods inventory) 30-70 days % (overall) (overall) Tek-IC

13 Fabrikasi Wafer Selama proses wafer  berbagai layer-layer dari substansi-substansi dibentuk didalam wafer atau dideposit pada permukaannya terkait dgn plan dari desainer rangkaian. Layer-2 ini umumnya dibentuk sbb: Oksidasi: A thin film of oxide is formed or (less commonly) deposited on the surface of the wafer in a process. Photolithography (proses photoengraving atau dikenal juga sebagai "masking" atau "imaging") digunakan u/ mentransfer suatu pola yg diharapkan pada permukaan wafer silikon. Etching: Bagian permukaan oksida dibawah pola (pattern) kemudian dibuang/dilarutkan. Doping: proses terakhir, ketidak-murnian diberikan ke permukaan yg diekspose u/ membentuk elemen-2 devais seperti source dan drain sebuah transistor. Thin films juga dapat dideposit pada wafer u/ form elemen-2 seperti gate polysilicon gate dari sebuah transistor. Tek-IC

14 Fabrikasi Wafer (cont’d)
Oksidasi: Jika Si diekspose ke oksigen atau uap H20 pada temperatur tinggi (kira oC), Si bereaksi dgn oksigen membentuk layer kontinyu silicon dioxide (SiO2). Dalam proses ini (biasa disebut oksidasi thermal atau basah) bagian dari substrat Si dikonsumsi u/ membentuk ketebalan oksida akhir yg lebih kecil dari 50%. Layer oksida ini dapat digunakan sebagai (Maly, 1987): Mask dalam proses difusi dopant Passivator Junction, Pengisolasi oksida medan, atau Dielektrik gate pada transistor-2 MOS. Lithografik Diinspirasikan oleh proses engraving lithografik secara fisikal (atau contact printing) yg digunakan dalam bisnis percetakan  u/ mentranfer pola-pola yg diharapkan diatas permukaan-2 (surfaces). Digunakan optical photolithography atau sinar elektron (electron-beam) meskipun tidak umum atau X-ray lithography  u/ menentukan pola-2, layer by layer, diatas sebuah wafer. Tek-IC

15 Fabrikasi Wafer (cont’d)
Setelah layer terpola, layer dapat di-etching ke permukaan yg dipilih (biasanya oksida) u/ menghasilkan elemen-2 devais. Dengan menggunakan teknik-2 optikal, 0.75 micrometer chip geometries (bandingkan dgn 7 micrometer geometries di tahun 1970) dapat berisi ribuan gates. Tek-IC

16 Fabrikasi Wafer (cont’d)
Keterangan: Pertama, keseluruhan permukaan (biasanya ter-cover oksida) dari sebuah wafer di-cover dgn sebuah thin film dari photoresist, a light-sensitive polymer yg mengubah solubilitasnya dalam sebuah pengembangan solution (carian) ketika diekspose ke UV light. film dioles/dilumuri dgn menempatkan setetes penahan ( a drop of the resist) dan memutarnya dgn cepat (rapidly spinning) Wafer kemudian dibakar u/ mengeringkan film  sehingga menyebabkannya terlekat lebih kuat pada wafer Permukaan tercover-resist dari wafer diekspose ke UV light melalui sebuah photomask, dimana area bersih (clear) dan opaque merepresentasi-kan pola yg akan ditransfer. Mask mencegah UV light ke daerah opaque, sedangkan radiasi yg diizinkan diberikan ke daerah clear, yg mengubah solubilitas dari photoresist yg diinginkan/ditekankan. Tek-IC

17 Fabrikasi Wafer (cont’d)
Kemudian, tahanan dikembangkan dgn mencuci wafer ke dalam pelarut (solvent) yg membuang (removes) film: mask telah bersih, jika sebuah photoresist positif digunakan  memerlukan exposure lebih lama, dan menghasilkan resolusi lithografik lebih baik Opaque, jika photoresist negatif digunakan  waktu lebih singkat ketimbang photoresists positif Kemudian, wafer dibakar u/ menggunakan photo-resist yg tertinggal. Tek-IC

18 Fabrikasi Wafer (cont’d)
Lithografik Sinar-X dan Berkas Elek- tron (Electron Beam) Lithografik Sinar-X: Sinar-X- (sebagai ganti sinar-UV) digunakan u/ mengekspose photoresist. Radiasi sinar-X-ray  panjang gelombangnya < panjang gelombang radiasi UV, Dikembangkan sebagai sebuah teknik yang mengizinkan adanya reduksi tambahan dimensi minimum dari elemen-2 rangkaian. Disamping itu teknik lithografik optikal yg sedikit mahak telah disempurnakan  diperoleh elemen rangkaian dgn dimensi mimimum mendekati ukuran jika dikembangkan dgn teknik sinar-X (0,5 micrometer). Sehingga kelelebihan yg banyak dari lithografi sinar-X belum direalisasi (Oldham, 1991). Lithografik sinar-X dan optikal, keduanya merupakan proses parallel dimana permukaan (atau die) dari sebuah wafer tercoating–resit photo-sensitive resist-coated wafer dieksposes ke radiasi melalui sebuah photomask. Pertanyaan: jika pola rangkaian dapat ditulis langsung pada sebuah photomask, kenapa tahap mask dtidak di-skip dan menulis pola rangkaian langsung dia tas wafer ? - jawabannya adalah teknik berkas elektron Tek-IC

19 Fabrikasi Wafer (cont’d)
Lithografik Berkas Elektron (E-Beam) Dengan menggunakan E-Beams, pola rangkaian ditulis langsung pada sebuah resist yg sensitif-elektron (an electron-sensitive resist) melalui scanning secara serial suatu E-beam yg melintasi wafer pada pola yg diharapkan. Resolusi pola sangat tinggi (Very high pattern resolution) dapat dicapai dgn menggunakan E-beams. Akan tetapi, teknik ini umumnya jarang digunakan, karena Peralatan E-beam lebih kompleks dan mahal, Electron-sensitive resists yg tersedia memiliki sensitifitas yg rendah, dan Eksposure E-beam(serial) jauh lebih lama dibandingkan ekposure optikal dan X-ray (paralel) Contoh: eksposure optikal parallel sebuah wafer 6 inci (dgn resolusi 0.75 micrometer)  60 detik, sedangkan eksposure E-beam  > 600 detik (Elliott, 1986, 1989). Lithografik E-beam sangat mahal  hanya digunakan u/ master copies yg perlu akurasi tinggi Tek-IC

20 Fabrikasi Wafer (cont’d)
Photomasks (Oldham, 1977, 1991) Sebuah photomask  (tipikal) plate glass 5 inch yg memiliki sebuah pola daerah clear atau opague, diulang diatas permukaannya, yg menentukan sebuah layer tunggal dari suatu rangkaian. Antara mask biasa digunakan saat ini u/ mendeskripsikan sebuah rangkaian keseluruhan Tek-IC

21 Fabrikasi Wafer (cont’d)
Photomasks  dibuat melalui rancangan rangkaian yg dilayout dgn berbantukan CAD-tools. Transfer rancangan rangkaian ke photomask tipikal dilakukan dgn scanning suatu sinar optikal computer-controlled optical atau sinar elektron beam yg melintasi photographic plate pada pola (pembesaran X10) yg ditentukan u/ sebuah layer rangkaian. Pola ini (disebut RETICLE), kemudian di cek kebenarannya, dan versi terreduksinya di reproduksi dan (berualng-ulang) diproyeks side by side pd sebuah final mask. Sederetan mask tereproduksi (biasa disebut submasters), kemudian dibentuk dan dikirim ke lab fabrikasi wafer dimana kemudian digunakan u/ memproduksi ribuan wafer per minggu Tek-IC

22 Fabrikasi Wafer (cont’d)
Etching (Oldham 1977, 1991; Maly 1987) Setelah tahap fotolithografik, bidang material wafer yg tidak terproteksi oleh photoresist yg dikuatkan dibuang (removed) dalam suatu proses  etching. Teknik Etching dikarakteristikan oleh Selektivitas-nya: material mana yg diserang oleh agent eteching; contoh, suatu agent etching melarutkan (dissolve) silicon oxide, tetapi tidak pada silicon atau photoresist) Tingkat anisotropik: kecenderungan etch hanya dalam satu arah, berbeda dgn etching istropik yg tidak diharapkan  secara simulatan ke segala arah. Etching  fisikal atau kimiawi atau kombinasi keduanya. Dua Tipe Etching: Etching Fisikal: Menyertakan pembombardiran wafer dgn ion-ion berenergi tinggi yg men“chip off” material sangat anistropik tetapi tidak selektif. Etching Kimiawi: dilakukan pada dua lngkungan (dimana bahan-2 kimia digunakan u/ melarutkan (dissolve) material yg dipilih): Cairan/larutan (wet) atau Gas (dry, atau plasma) Tek-IC

23 Fabrikasi Wafer (cont’d)
Etching Kimiawi Basah: Wafer diletakkan didalam bahan kimia cair yg sangat selektif tetapi isotroprik Bahan ini men-dissolve suatu permukaan yg diekspose mis suatu oksida Tetapi etch yg isotropik seperti ini menghasilkan suatu pola yg berbeda secara signifikan dari pola yg diharapkan. Etching Kimiawi Kering: wafer dibombardir dgn bahan kimia gas yg sangat selektif Bahan ini melarutkan material permukaan tertentu (terekspose). Etching ini memkombinasikan keuntungan dari Etching fisikal dan kimiawi basah yaitu kedua-duanya sangat anistropik dan sangat selektif Tek-IC

24 Fabrikasi Wafer (cont’d)
Metode Doping (Implantasi Ion) (Picraux & Peercy, 1985; Oldham 1977). U/ membuat elemen rangkaian aktif spt transistors, impurities (yaitu, digunakan u/membuat daerah transistor tipe-n dan tipe-p) harus dikenalkan secara selektif. Dua teknik doping yg biasa digunakan: Difusi Implantasi Ion . Permukaan wafer surface diekspose ke suatu impuritiy (spt boron atau fosfor) pada temperratur tinggi (~ 1000 derajat) Impurity memasuki silicon dimanapun proses photolithographic telah meninggalkannya tanpa terproteksi. Pada temperature ini, impurities berdifusi secara lambat ke bagian terbesar dari wafer. Kedalaman dari difusi impurities ditentukan oleh temperatur dan lamanya wafer dipertahankan pd temperatur tsb. Dua perlakuan panas ( heat treatments) Pada temperatur "deposit“: temperatur dimana kontrol jumlah impurity yg diberikan paling baik Pada temperatur "diffusion drive-in" (biasanya tinggi) yaitu temperatur dimana kebanyakan impurity berdifusi)  biasa digunakan. contoh: Layer dalam1 micrometer dari fosfor dapat didifusi kira-2 1 jam pada 1100 F Tek-IC

25 Fabrikasi Wafer (cont’d)
Implantasi Ion Impurities diberikan ke daerah tak-terproteksi dari wafer pada temperatur ruang melalui pemercepatan ion-2 dopant (atom-2 melucuti datu atau lebih elektronnya) ke energi tinggi sehingga ion-2 tsb terarah ke wafer dan menjadi tertanam (embedded) Kedalaman ion dopant yg tertanaman (embedded) tergantung pada massanya dan energi pemercepatnya. Ketika ion dopant mengalir ke Si, ion tsb dapat merusak susunan kristal. Namun, kerusakan ini dapat diatasi melalui perlakuan panas yg moderat  proses annealing. Implantasi Ion mengizinkan kontrol tingkat dopant yg lebih akurat  dapat digunakan u/ memberikan impurites melalui layer oksida jika diharapkan, dan dapat digunakan u/ memberikan yg sulit u/ mendeposit dari suatu uap temperatur tinggi. Tek-IC

26 Fabrikasi Wafer (cont’d)
Deposisi Thin Films (Oldham 1977, 1991; Maly 1987) Layer teratas dari IC terdiri dari thin films terdeposit, misal aluminum, u/ membentuk kontak logam antara elemen-2 devais. Dua metode deposisi umum: Evaporation  terbagi dua: Deposisi uap fisikal (physical vapor deposition( PVD)): digunakan u/ mendeposit logam-2 spt Al Deposisi uap kimiawi (Chemical vapor deposition (CVD)): digunakan menumbuhkan/memelihara oksida dan silikon polikristal ( yang kemudian didoped  sehingga berfungsi spt logaml) Tek-IC

27 Fabrikasi Wafer (cont’d)
Catatan: Evaporation dilakukan dgn memanaskan material yg akan dievaporasi (biasanya Al) didalam suatu vakum dgn membordirnya dgn elektron energi-tinggi, dan meletakkan wafer yg akan di-coating di atas material. Wafers biasanya diputar selama aluminum berevaporasi  u/ menyakinkan “uniform coverage”. Ketebelan Al yg dievaporsi  0,5-1 micrometer. Sputtering Wafer diletakkan dibawah material yg akan dideposit. Material kemudian dibombardir dgn ion-2 yg menhamburkan atom, yg turun berlimpah ke wafer. Sputtering dari alloys lebi mudah dibandingkan evaporation karena laju evaporasi berbeda u/ elemen-elemen yg berbeda. Silicon-aluminum alloys biasa digunakan sebagai sumber logam karena mereka mencegah silikon dalam wafer bereaksi dgn alumnium terdeposit( yg menyebabkan “short circuits”). Catatan: pada deposisi uap kimiawi, material terdeposit merupakan produk reaksi kimia (dalam sebuah uap) pada permukaan substrat wafer. Contoh: Silikon polykristal dapat ditumbuhkan pada permukaan wafer melalui dekomposisi silane gas (SiH4) ke wafer tsb. Tek-IC

28 Teknik Fabrikasi Tiga metode fundamental Metode Difusi Epitaksi:
U/ membentuk IC-monolitik (misL Transistor) Metode-2 digunakan u/ membentuk sebuah struktur empat lapisan dan mengisolasi transistor satu sama lain Perbedaan pembentuk daerah isolasi karena distribusi ketidakmurnian  akibatnya perbedaan karakteristik transistor-2 Metode Difusi Epitaksi: Lapisan epitaksi tipe-n diatas substrat Si tipe-p Didifusikan ketidak-murnian tipe-p secara selektif diatasnya hingga menembus mencapai substrat  maka terbentuk daerah tiep-n terisolasi  menjadi daerah kolektor transistor Metode kolektor yg didifusikan: Sebuah daerah isolasi tipe-n (yg menjadi kolektor transistor) didifusikan secara selektif ke dalam subtrat tipe-p Metode difusi tripel: U/ membentuk daerah isolasi tipe-p diatas substrat tipe-n (sebuah daerah isolasi yang menjadi kolektor transistor), ketidak murnian tipe-p didifusikan dua arah dari permukaan secara selektif, dan dari sisi lain, dgn intensif  sehingga kedua daerah yg didifusi slaing bertemu Tek-IC

29 Teknik Fabrikasi (cont’d)
Catatan: Metode difusi eptikasi  banyak digunakan, karena banyak keuntungannya: Tebal keping wafer tidak dibatasi Pembentukan laipsan epitaksi tidak tergantung pada subtrat-p Jumlah bahan yg di-dop-kan bebas Akibatnya: kapasitansi antara kolektor dan subtrat dapat tidak bergantung pada konsentrasi daerah kolektor Metode kolektor didifusi  Konsentrasi ketidak murnian daerah kollektor menurun dibagian yg jauh dari persambungan basis-kollektor  menyebabkan kerusakan yaitu ada daerah deplesi yg meluas ke daerah basis Selain itu, karena kosnetrasi ketidak munian pada daerah persmabungan basis-kollektor adalah tinggi  maka tegangan breakdown rendah Dalam hal ini, kapasitansi antara basis dan kolektor dintentukan oleh daerah kolektor dimana konsentrasi donornya tinggi Metode difusi tripel  Karena daerah kolektor didop secara uniform, tidak masalha dgn kapasitansi Tapi difusi termal subtrat memakan waktu yg lama  difusi jangakaunnya terbatas Akbitanya: Wafer tidak dapat dipertembal tanpa batas Tek-IC

30 Diagram alir pembentukan IC transistor (S. Rika Rio)
Pembersihan lapisan epitaksi Oksidasi dan Etsa foto Epiktasi Si Difusi dari lapisan terpedam Difusi isolasi Oksidasi dan Etsa foto Oksidasi dan Etsa foto Difusi basis Oksidasi dan Etsa foto Pembentukan Lapisan u/ inter koneksi Al Difusi emiter Difusi emas Etsa foto Bonding butiran skrab Bonding terminal penutupan IC Komplit Tek-IC