TEK 2524 Organisasi Komputer

Presentasi berjudul: "TEK 2524 Organisasi Komputer"— Transcript presentasi:

1 TEK 2524 Organisasi Komputer
Register dan Counter Bag.1 Dosen: Abdillah, S.Si, MIT HP: Website:

2 Tujuan Mahasiswa memahami bagaimana register dapat menyimpan kata biner dan mengubah kata yang tersimpan dengan menggeser bit-bitnya atau dengan pelaksanaan operasi lainnya.

3 Apa itu Register? Register merupakan kumpulan dari elemen-elemen memori yang bekerja sama sebagai satu unit. Register yang paling sederhana adalah sebuah penyimpan kata digital (4 bit). Jenis lain dari register dapat mengubah kata yang tersimpan dengan menggeser bit-bitnya atau dengan pelaksanaan operasi lainnya.

4 Register Bufer Gambar di atas memperlihatkan sebuah register bufer yang dibangun dengan flip-flop D pemicuan tepi positif. Kumpulan bit X menentukan pengisian flip-flop. Ketika tepi positif yang pertama dari pulsa detak tiba pada flip-flop, data yang tersimpan menjadi Q3Q2Q1Q0 = X3X2X1X0.

5 Register Bufer Terkendali
Gambar di atas memperlihatkan sebuah register bufer terkendali dengan CLR aktif tinggi. Artinya jika CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi Q = Ketika CLR kembali ke keadaan rendah, register telah siap untuk beroperasi.

6 Register Bufer Terkendali
LOAD merupakan masukan kendali yang menentukan operasi rangkaian. Jika LOAD rendah, isi register tidak berubah. Jika LOAD tinggi, dengan tibanya tepi positif sinyal detak, bit-bit X dimasukkan dan data yang tersimpan menjadi Q3Q2Q1Q0 = X3X2X1X0. Ketika LOAD kembali ke keadaan rendah, kata tersebut telah tersimpan dengan aman. Artinya, bit X dapat berubah tanpa mengganggu kata yang telah tersimpan tadi.

7 Register Geser Kiri Gambar di atas memperlihatkan sebuah register geser kiri. Din merupakan masukan dari flip-flop paling kanan. Q0 mengumpani flip-flop kedua, Q1 mengumpani flip-flop ketiga, dst. Pada saat tibanya tepi positif dari sinyal pewaktu yang berikutnya, bit-bit yang tersimpan berpindah satu posisi ke kiri.

8 Contoh Misalkan Din = 1 dan Q = Ketika tepi positif dari sinyal pewaktu yang pertama masuk, flip-flop paling kanan menjadi aktif menyimpan Din dan kata yang tersimpan menjadi Q = 0001. Sekarang D1 = 1. Pada tepi positif kedua, flip-flop Q1 melaksanakan fungsinya dan isi register menjadi Q = Dan seterusnya hingga pada tepi positif yang keempat Q = 1111. Setelah itu, kata yang tersimpan tidak akan berubahselama Din = 1.

9 Register Geser Kanan Setiap keluaran Q mengaktifkan masukan D dari flip-flop sebelumnya. Setiap kali tepi naik dari sinyal detak tiba, bit-bit yang tersimpan bergeser satu posisi ke kanan.

10 Register Geser Terkendali
Sebuah register geser terkendali (controlled shift register) mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya.

11 Kendali SHL Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak tiba. Jika SHL tinggi, Din akan masuk ke dalam flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, Q1 masuk ke dalam flip-flop ketiga, dst. Dengan demikian rangkaian bertindak sebagai register geser kiri.

12 Pengisian Seri Pengisian seri (serial loading) berarti penyimpanan sebuah kata dalam register dengan cara memasukkan 1 bit pada tiap pulsa detak. Contoh: Cara penyimpanan kata X = 1010. Dengan SHL tinggi kita atur agar Din = 1 pada pulsa detak pertama, Din = 0 pada pulsa detak kedua, Din = 1 pada pulsa detak ketiga dan Din = 0 pada pulsa detak keempat. Sesudah bit terakhir dimasukkan, SHL dibuat rendah untuk mengamankan isi register.

13 Pengisian Paralel Cara pemasukan data diatas disebut paralel atau broadside loading. Hanya diperlukan satu pulsa detak untuk menyimpan sebuah kata digital.

14 Pengisian Paralel Jika LOAD dan SHL rendah, keluaran gerbang NOR akan menjadi tinggi dan keluaran-keluaran flip-flop akan mengumpan kembali ke masukan-masukan datanya. Keadaan ini menyebabkan data tetap tersimpan dalam masing-masing flip-flop ketika menerima tepi positif dari pulsa detak. Jika LOAD rendah dan SHL tinggi, rangkaian bertindak sebagai register geser kiri. Jika LOAD tinggi dan SHL rendah, rangkaian bertindak sebagai register bufer karena semua bit X akan memasuki flip-flop untuk pengisian paralel. LOAD dan SHL tidak boleh tinggi secara bersamaan.

15 Tugas 5