ORGANISASI KOMPUTER MATA KULIAH: ARITMATIKA PERTEMUAN 11

Presentasi berjudul: "ORGANISASI KOMPUTER MATA KULIAH: ARITMATIKA PERTEMUAN 11"— Transcript presentasi:

1 ORGANISASI KOMPUTER MATA KULIAH: ARITMATIKA PERTEMUAN 11
PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN PENDIDIKAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI MAKASSAR 2011 BY AYU ANGGRIANI H

2 BY AYU ANGGRIANI H AYU ANGGRIANI H PTIK A 2009 CREATED BY:

3 PENDAHULUAN Operasi dasar dalam semua komputer digital adalah penambahan atau pengurangan dua bilangan. Operasi aritmatika berlangsung di level instruksi mesin. Operasi tersebut diterapkan dengan fungsi logika dasar seperti AND, OR, NOT dan EXCLUSIVE-OR (XOR), dalam subsistem ALU prosesor. Waktu yang diperlukan untuk melakukan operasi penambahan mempengaruhi performa prosesor. Operasi perkalian dan pembagian yang memerlukan sirkuit lebih kompleks daripada operasi penambahan atau pengurangan, juga mempengaruhi performa. BY AYU ANGGRIANI H

4 Penambahan dan Pengurangan Bilangan Bertanda
xi yi Carry-in ci Sum si Carry out ci+1 1 BY AYU ANGGRIANI H

5 Penambahan dan Pengurangan Bilangan Bertanda
xi yi Carry-in ci Sum si Carry out ci+1 1 Gambar 1; tabel spesifikasi logika untuk suatu tingkat penambahan biner Gambar diatas menunjukkan tabel kebenaran logika untuk fungsi sum dan carry-out untuk penambahan weighted bit xi dan yi yang setara dalam dua bilangan X dan Y. BY AYU ANGGRIANI H

6 Unit logika penambahan / pengurangan
Gambar 2 Logika penambahan /pengurangan biner BY AYU ANGGRIANI H

7 PERKALIAN BILANGAN POSITIF
Algoritma biasa untuk mengalikan integer secara manual diilustrasikan pada gambar berikut untuk sistem biner . Algoritma ini di terapkan ke bilangan tidak bertanda dan kebilangan positif bertanda . Hasil kali bilangan n-digit dapat diakomodasi dalam 2n-digit, sehingga hasil kali dua bilangan 4-bit dalam contoh ini masuk dalam 8 bit, sebagaimana yang ditunjukkan. Dalam sistem biner perkalian multiplicand di masukkan ke dalam posisi yang tepat untuk ditambahkan ke hasil kali parsial. Jika bit multiplier adalah 0, maka o dimasukkan , seperti pada contoh BY AYU ANGGRIANI H

8 Perkalian biner operand positif
(13) multiplicand Gambar 3 X (11) multiplier BY AYU ANGGRIANI H

9 Perkalian Operand Bertanda
Pada saat kita menambahkan multiplicand negatif ke produk parsial, kita harus memperluas nilai bit bertanda multiplicand tersebut kekiri sejauh produk tersebut dapat diperluas. Untuk multiplier negatif, solusi langsungnya adalah memebentuk 2`s-complement pada kedua multiplier dan multiplicand dan berlanjut seperti dalam hal multiplier positif. Hal ini dapat dilakukan karena komplementasi kedua operand tidak mengubah nilai atau tanda produk. Teknik yang bekerja sama baiknya untuk kedua multiplier negatif dan positif, disebut algoritma booth. BY AYU ANGGRIANI H

10 Algorima booth Perkalian algoritma Booth adalah algoritma perkalian yang menggandakan dua masukan biner angka dalam notasi 2’s-complement. Algoritma ini diciptakan oleh Andrew Donald Booth pada tahun 1951 saat melakukan penelitian tentangKristalografi di Birkbeck College diBloomsbury, London. Booth menggunakan kalkulator meja yang lebih cepat pada pergeseran dari menambah dan menciptakan algoritma untuk meningkatkan kecepatan mereka. Algoritma booth adalah kepentingan dalam studi arsitektur komputer. BY AYU ANGGRIANI H

11 Contoh Perkalian 2’s- complement antara 7 (0 1 1 1) dan 3 (0 0 1 1)
Dimana : isi register M adalah isi register Q adalah Hasil perkalian antara 3 dan 7 adalah = 21 BY AYU ANGGRIANI H

12 CARRY-SAVE Sebuah carry-save adder adalah jenis adder digital, digunakan dalam mikroarsitektur komputer untuk menghitung jumlah tiga atau lebih-bit bilangan n dalam biner. Ini berbeda dari adders digital lainnya dalam hal ini output dua angka dari dimensi yang sama seperti input, satu yang merupakan urutan bit jumlah parsial dan lain yang merupakan urutan membawa bit. BY AYU ANGGRIANI H

13 Pembagian Integer Suatu sirkuit yang menerapkan pembagian dengan metode longhand ini beroperasi sebagai berikut : menentukan posisi dividsor sesuai dengan dividend dan melakukan pengurangan. Jika sisanya nol atau positif, maka bit hasil bagi 1 ditentukan, dan sisanya diperluas dengan bit lain dari dividend, divisor ditempatkan ulang, dan dilakukan pengurangan yang lain. Sebaliknya jika negatif, maka ditetapkan bit hasil bagi 0, dividend dipulihkan dengan menambahkan kembali dividsor tersebut, dan dividsor ditempatkan ulang untuk pengurangan lain. BY AYU ANGGRIANI H

14 Gambar sirkuit pembagian biner
BY AYU ANGGRIANI H 1. Deviden adalah bilangan yang dibagi 2. Divisor adalah bilangan pembagi 3. Questions adalah hasil pembagian

15 Pembagian Restoring Gambar 6.21 menunjukkan pengaturan sirkuit logika yang menerapkan pembagian restoring (restoring dividsion). n-bit divisor positif di-load kedalam register M bit hasil bagi berada dalam register dan n-bit dividend positif di-load kedalam register Ú pada awal operasi. Register A diset ke 0. Setelah pembagian selesai, n-bit hasil bagi berada dalam register Ú dan sisanya berada dalam register A. pengurangan yang dimaksud difasilitasi dengan menggunakan aritmatika 2’s-complement. Posisi bit ekstra pada ujung kiri A dan M mengakomodasi bit tanda selama pengurangan. BY AYU ANGGRIANI H

16 Pembagian Restoring (lanjutan)
Lakukan hal berikut n kali: Geser A dan Ú kekiri satu posisi bit. Kurankan M dari A dan tempatkan jawabannya kembali ke A . Jika tanda A adalah 1, maka set q0ke 0 dan tambahkan M kembali ke A (sehingga, memulihkan A); jika tidak maka set q0ke 1. Algoritma untuk melakukan pembagian restoring : Pembagian Restoring (lanjutan) BY AYU ANGGRIANI H

17 Pembagian nonrestoring
Algoritma pembagian-restoring dapat dikembangkan dengan menghindari kebutuhan untuk memulihkan A setelah pengurangan yang gagal. Pengurangan disebit gagal jika hasilnya negatif. Jika A positif, maka kita menggeser kekiri dan mengurangi M, yaitu kita melakukan 2A-M. jika A negatif, maka kita memulihkannya dengan melakukan A+M, dan kemudian kiat menggesernya dan mengurangkan M. hal ini setara dengan melakukan2A+M. bit q0 diset ke 0 ATA 1 yang sesuai setelah operasi yang tepat dilakukan. BY AYU ANGGRIANI H

18 Pembagian nonrestoring (lanjutan)
Algoritma pembagian notrestoring : Jika tanda A adalah 0, geser A dan Q kekiri satu posisi bit dan kurangkan M dari A; jika tidak, geser A dan Ú ke kiri dan tambahkan M ke A . Sekarang, jika tanda A adalah 0 set q0 ke 1; jika tidak set q0 ke 0 jika tanda A adalah 1, tambahkan M ke A. Pembagian nonrestoring (lanjutan) BY AYU ANGGRIANI H

19 BILANGAN DAN OPERASI FLOATING-POINT
Floating-point atau bilangan titik mengambang, adalah sebuah format bilangan yang dapat digunakan untuk merepresentasikan sebuah nilai yang sangat besar atau sangat kecil. Bilangan ini direpresentasikan menjadi dua bagian, yakni bagian mantisa dan bagian eksponen (E). Bagian mantisa menentukan digit dalam angka tersebut, sementara eksponen menentukan nilai berapa besar pangkat pada bagian mantisa tersebut (pada posisi titik desimal). Sebagai contoh, bilangan dan bilangan dapat direpresentasikan dalam bentuk bilangan floating point: 3146E5 dan 451E-7 (artinya 3146 * 10 pangkat 5, dan 451 * 10 pangkat -7). BY AYU ANGGRIANI H

20 Standar IEEE untuk bilangan floating point
± X1X2X3X4X5X6X7x10±Y1Y2 Dimana XiYiadalah digit desimal. Kedua bilangan tersebut adalah digit signifikan (7) dan rentang eksponen (±99) cukup untuk rentang lebar perhitungan ilmiah. Dimungkinkan untuk memperkirakan presisi mantissa dan rentang faktor skala ini dalam representasi biner yang memiliki 32 bit, yang merupakan word length komputer standar.. Oleh karena itu diperlukan total 32 bit. Ini disebut format excess-27. Nilai akhir rentang ini, 0 dan 255. BY AYU ANGGRIANI H

21 Format Floating-point standar IEEE
IEEE (Institute of Engineers Electrical dan Electronics) telah menghasilkan standar untuk aritmatika floating point.. Standar ini menetapkan cara tunggal presisi (32 bit) dan presisi ganda (64 bit) bilangan floating point untuk diwakili, serta bagaimana aritmatika harus dilakukan pada mereka. S E’ M 32 bits Tanda bilangan 0 menandakan + dan 1 menanakan - 8 –bit signed exponent dalam representasi excess-127 23-bit mantisa fractions Value reppresented= ± .M x 2E’-127 001010 Nilai yang direpresentasikan = ….0 x 2-87 BY AYU ANGGRIANI H

22 SEMOGA BERMANFAAT BY AYU ANGGRIANI H