PERTEMUAN MINGGU KE-2 LEVEL GATE.

Presentasi berjudul: "PERTEMUAN MINGGU KE-2 LEVEL GATE."— Transcript presentasi:

1 PERTEMUAN MINGGU KE-2 LEVEL GATE

2 KOMPONEN LEVEL GATE 1. Rangkaian Kombinational
Rangkaian dimana setiap outputnya hanya merupakan fungsi input pada suatu saat tertentu saja. Komponennya terdiri dari : Logcic Gate (Gerbang Logika) 2. Rangkaian Sequential Rangkaian dimana setiap outputnya tidak hanya tergantung pada input waktu itu saja, tetapi juga pada keadaan input sebelumnya Komponennya terdiri dari : Flip-Flop

3 Logic Gate (Gerbang Logika)
Logic Gate (Gerbang Logika) adalah merupakan dasar pembentuk sistem digital Logic Gate mempunyai gerbang logika dasar yaitu NOT, AND dan OR. Dari 3 gerbang logika dasar dibentuk 4 gerbang logika tambahan yaitu NAND, NOR, EX-OR, dan EX- NOR

4

5 Perubahan Gerbang Dengan Menggunakan Pembalik
ASAL TAMBAH PEMBALIK PADA KELUARAN FUNGSI LOGIKA BARU AND NAND OR 4. NOR NOT NOR

6 TAMBAH PEMBALIK PADA INPUT GERBANG ASAL FUNGSI LOGIKA BARU 1. NOT 2. NOT 3. NOT 4. NOT AND NAND OR NOR

7 TAMBAH PEMBALIK PADA INPUT GERBANG ASAL KELUARAN GERBANG ASAL 1. NOT 2. NOT 3. NOT 4. NOT AND NAND OR NOR NOT

8 ALJABAR BOOLEAN Aljabar Boolean merupakan cara yang ekonomis untyuk menjelaskan fungsi rangkaian digital, bila fungsi yang diinginkan telah diketahui, maka aljabar boolean dapat digunakan untuk membuat implementasi fungsi tersebut dengan cara yang lebih sederhana.

9 HUKUM DAN TEOREMA ALJABAR BOOLEAN
4. A + A = A A . A = A 5. (A’)’ = A 6. A + B = B + A A . B = B . A 7. A + (B.C) = (A + B) . (A + C) A . (B + C) = (A.B) + (A.C) 8. A + (B + C) = (A + B) + C A . (B . C) = (A . B) . C 9. (A . B)’ = A’ + B’ (A + B)’ = A’ . B’ IDENTITAS INVERS KOMUTATIF DISTRIBUTIF ASOSIATIF DE MORGAN

10 PETA KARNAUGH Salah satu teknik yang paling mudah untuk penyederhanaan rangkaian logika adalah dengan menggunakan peta karnaugh. Peta karnaugh dapat digunakan untuk menyusun : Aljabar Boolean Minterm Aljabar Boolean Maksterm

11 Langkah- langkah pemetaan menggunakan Aljabar Boolean Minterm ( Sum Of Product (SOP) / Jumlah Dari Perkalian Menyusun Aljabar Boolean Minterm (SOP) dari tabel kebenaran. Menggambarkan satuan dalam peta karnaugh. Melingkari kelompok 8, 4 atau 2 satuan berdekatan satu sama lain. Menghilangkan variabel, bila suatu variabel dan komplemennyaterdapat dalam satu lingkaran maka variabel tersebut dapat dihilangkan. Meng-OR- kan varibel yang tersisa untuk membentuk pernyataan Aljabar Boolean Minterm.

12 Langkah- langkah pemetaan menggunakan Aljabar Boolean Maksterm (POS) :
1. Menyusun Aljabar Boolean Maksterm (POS) dari tabel kebenaran. 2. Langkah 2, 3 dan 4 sama dengan aljabar boolean Minterm. 5. Meng-AND- kan varibel yang tersisa untuk membentuk pernyataan Aljabar Boolean Maksterm.

13 Penyusunan Peta Karnaugh menggunakan urutan Sandi Gray yaitu :
00, 01, 11, 10 atau A’B’ , A’B, AB, AB’

14 2 variabel B’ B A’ A

15 3 variabel C’ C A’. B’ A’. B A . B A . B’

16 4 variabel C’ . D’ C’.D C . D C . D ‘ A’. B’ A’. B A . B A . B’

17 KONDISI TAK PEDULI (DON’T CARE)
Bilangan BCD (Binary Code Desimal dibatasi pada bilangan 4 bit yaitu dari 0000 sampai 1001, 1010 sampai 1111 tidak mungkin terjadi pada operasi normal. Karena masukkan BCD yang terlarang tidak terjadi di bawah kondisi operasi normal, maka ruang-ruang kosong dapat dipandang 1 atau 0 tergantung mana yang lebih menguntungkan. Untuk menunjukkan hal ini diberikan tanda X Tanda X ini disebut tak peduli (Don’t Care)

18 PELINGKARAN YANG TIDAK BIASA
1 1

19 1

20 1

21 1

22 FLIP-FLOP RANGKAIAN LOGIKA SEKUENSIAL Adalah rangkaian dimana outputnya tidak hanya tergantung pada input waktu itu saja, tetapi juga pada keadaan input sebelumnya. Contoh rangkaian sekuensial yang paling sederhana adalah Flip-flop/FF. Flip-flop adalah perangkat bistabil, hanya dapat berada pada salah satu statusnya saja, jika input tidak ada, FF tetap mempertahankan statusnya. Maka FF dapat berfungsi sebagai memori 1-bit. Flip-Flop disebut juga kancing, multivibrator,biner

23 FF-RS (dirangkai dari NAND gate)
Simbol Logika FF-RS S Q SET OUTPUT NORMAL RESET OUTPUT KOMPLEMEN R Q’ Tanda menyatakan FF-RS mempunyai masukkan rendah aktif

24 Rangkaian Logika FF-RS

25 Mode Operasi INPUT A B OUTPUT Q Q’ Larangan 1 SET RESET TETAP
Tabel Kebenaran FF RS Mode Operasi INPUT A B OUTPUT Q Q’ Larangan 1 SET RESET TETAP Tidak Berubah

26 FF – RS Berdetak Dengan adanya detak akan membuat FF-RS bekerja sinkron atau aktif HIGH Simbol Logika FF-RS OUTPUT NORMAL SET S Q CLOCK Ck RESET R Q’ OUTPUT KOMPLEMEN

27 Rangkaian Logika FF-RS Berdetak
Q CLOCK R Q’

28 Tabel Kebenaran FF-RS Berdetak
Mode Operasi INPUT CLOCK S R OUTPUT Q Q’ TETAP Tidak Berubah RESET 1 SET Larangan

29 FLIP-FLOP D Sebuah masalah yang terjadi pada Flip-flop RS adalah dimana keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya sebuah input saja dimana FF-D mampu mengatasi masalah tersebut Simbol Logika Data D Q OUTPUT NORMAL Clock Ck Q’ OUTPUT KOMPLEMEN

30 Rangkaian Logika

31 FLIP-FLOP JK Rangkaian Logika

32 Tabel Kebenaran FF-JK Mode Operasi INPUT CLOCK J K OUTPUT Q Q’ TETAP Tidak Berubah RESET 1 SET Larangan Keadaan Berlawanan