MERANCANG FET/MOSFET SEBAGAI PENGUAT DAN PIRANTI SAKLAR AGUS SAEFUDIN, S.Pd., M.Pd. NIP BIDANG STUDI KEAHLIAN TEKNOLOGI DAN REKAYASA.

Presentasi berjudul: "MERANCANG FET/MOSFET SEBAGAI PENGUAT DAN PIRANTI SAKLAR AGUS SAEFUDIN, S.Pd., M.Pd. NIP BIDANG STUDI KEAHLIAN TEKNOLOGI DAN REKAYASA."— Transcript presentasi:

1 MERANCANG FET/MOSFET SEBAGAI PENGUAT DAN PIRANTI SAKLAR AGUS SAEFUDIN, S.Pd., M.Pd. NIP. 19751018 200903 1 002 BIDANG STUDI KEAHLIAN TEKNOLOGI DAN REKAYASA PROGRAM STUDI KEAHLIAN TEKNIK ELEKTRONIKA KOMPETENSI KEAHLIAN TEKNIK AUDIO VIDEO SMK NEGERI 2 BAWANG 2017 Mata Pelajaran: Penerapan Rangkaian Elektronika

2 3.1. MERANCANG FET/MOSFET SEBAGAI PENGUAT DAN PIRANTI SAKLAR INDIKATOR PENGETAHUAN 1.Memahami susunan fisis, simbol dan karakteristik FET/MOSFET; 2.Merencanakan FET/MOSFET sebagai penguat sinyal kecil; 3.Merancanakan FET/MOSFET sebagai piranti saklar; 4.Merencanakan FET/MOSFET sebagai penguat sinyal besar (penguat daya); 5.Menginterprestasikan datasheet macam-macam tipe FET/MOSFET untuk keperluan perencanaan; 6.Menerapkan metode pencarian kesalahan FET/MOSFET sebagai penguat/piranti saklar akibat pergeseran titik kerja DC. INDIKATOR KETERAMPILAN 1.Menggambarkan susunan fisis, simbol untuk menjelaskan prinsip kerja danparameter karakteristik FET/MOSFET; 2.Melakukan eksperimen FET/MOSFET sebagai penguat sinyal kecil menggunakan perangkat lunak dan pengujian perangkat keras serta interprestasi data hasil pengukuran; 3.Melakukan eksperimen FET/MOSFET sebagai piranti saklar menggunakan perangkat lunak dan pengujian perangkat keras serta interprestasi data hasil pengukur; 4.Melakukan eksperimen FET/MOSFET sebagai penguat sinyal besar (penguat daya) menggunakan perangkat lunak dan pengujian perangkat keras serta interprestasi data hasil pengukuran; 5.Menggunakan datasheet macam-macam tipe FET/MOSFET untuk keperluan pengujian perangkat keras; 6.Mencoba dan menerapkan metode pencarian kesalahan FET/MOSFET sebagai penguat dan piranti saklar. 4.1. MERANCANG FET/MOSFET SEBAGAI PENGUAT DAN PIRANTI SAKLAR

3 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET

4 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET PENGERTIAN FET FET singkatan dari Field Effect Transistor, adalah suatu komponen semi konduktor yang cara kerjanya berdasarkan pengendalian arus drain dengan medan listrik pada gate. FET disebut transistor unipolar karena cara kerjanya hanya berdasarkan aliran pembawa muatan mayoritas saja. Sedangkan transistor disebut bipolar junction transistor karena bekerja berdasarkan aliran pembawa muatan mayoritas dan minoritas. Gambar 2. a Struktur FET b.Junction FET Struktur FET Kalau diperhatikan dari struktur keluarga transistor seperti yang terlihat pada gambar 1, FET berbeda dengan transistor bipolar (BJT) karena bukan pertemuan dari 3 lapis seperti layaknya diode atau Bipolar junction Transistor, FET merupakan uni polar. Gambar 1. Keluarga Transistor (Semi Konduktor)

5 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET Pada gambar 2a menunjukkan struktur suatu FET saluran N. FET ini terdiri dari batang semi konduktor type N yang pada kedua sisinya diapit oleh bahan semi konduktor type P. FET memiliki 3 elektroda, yakni; Source (S), Gate (G), dan Drain (D). Antara (G) dan (S) dipasang tegangan UGG yang merupakan reverse bias bagi gate (G). Karena dioda antara (G) dan (S) mengalami reverse bias, maka timbulah Depletion Layer pada junction (Gambar 2b), supaya terjadi aliran antara (S) dan (D), maka antara kedua elektroda ini dipasang sumber tegangan (UDD). Besar kecilnya arus yang mengalir tergantung dari lebarnya Depletion Layer tadi. Jika UGG besar, Depletion Layer akan menjadi sedemikian lebarnya sehingga hampir menutup saluran antara (D) dan (S). Karena pada Depletion Layer tidak ada pembawa muatan, berarti bahwa jumlah pembawa muatan pada saluran menjadi kecil. Jika UGG kecil, Depletion Layer cukup tipis dan saluran antara (S) dan (D) cukup lebar, dengan demikian arus yang mengalir cukup besar. Jadi tegangan gate menentukan besarnya arus yang mengalir antara (D - S). Karena G dalam kondisi reverse bias, arus (G) dianggap sama dengan nol. Gambar 3a. menunjukkan simbol dari J FET dengan saluran N dan Gambar 3b. adalah J FET dengan saluran P. Gambar 3.a. Simbol J-FET Saluran N Gambar 3.b. Simbol J-FET Saluran P

6 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET SIFAT DASAR FET Untuk mengetahui sifat dasar FET dibutuhkan rangkaian penguji FET seperti yang ditunjukkan pada gambar 4, pada kaki gate di berikan tegangan yang dapat diatur tegangannya mulai 0 V sampai ke minus (- V/ bias negatif), sedangkan pada kaki D-S diberikan supply positif. Pada Gambar 5 menunjukkan bahwa makin negatif tegangan Gate-Source UGS, maka makin kecil pula arus Drain ID. Pada kondisi normal JFET selalu bekerja pada bagian karakteristik linier datar, atau dengan kata lain JFET dioperasikan pada tegangan Drain yang lebih besar dari tegangan knee K., tetapi lebih kecil dari tegangan breakdown-nya. Gambar 4. Rangkaian pengukuran kurva JFET

7 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET Lihat Gambar 5, UDS harus dibuat lebih besar dari 4 Volt tetapi lebih kecil dari 30 V. Dengan demikian UGS harus letakkan antara ( 0 s/d 4V ). Tegangan knee untuk lengkung karakteristik yang paling atas disebut pinch off voltage (Up),jadi bila pada lembar data tertulis Up=4 Volt, JFET tersebut harus dioperasikan dengan tegangan UDS yang lebih besar dari 4 Volt. Dari gambar kurva, dapat kita lihat bahwa pada tegangan UGS= - 4 V arus drain hampir = 0. Nilai UGS yang menyebabkan ID = 0 ini disebut Gate Source Cut Off Voltage (UGS = Off). Up dan UGS (off) memiliki hubungan penting yaitu nilai mutlak Up = nilai mutlak UGS (off) hanya tandanya yang berbeda; Up = 4 V UGSoff = -4 V Hal ini berlaku untuk semua JFET dan harus diingat bahwa pada lembaran data JFET hanya akan disebutkan nilai (UGS off) saja. Lengkung karakteristik yang paling atas dibuat dengan tegangan gate = 0, keadaan sama dengan keadaan dimana gate dihubung singkat dengan source. Arus drain hampir datar dan dianggap sama, walau tegangan drain diubah-ubah dan pada lembar data arus ini disebut Idss. Pada gambar kurva tampak bahwa jarak antara garis-garis mendatar itu tidak sama meskipun selisih UGS untuk tiap-tiap garis tetap 1 Volt Gambar 5. Kurva Karakteristik JFET

8

9 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET PARAMETER JFET Karakteristik output dari JFET menggambarkan hubungan antara Arus drain (ID) dan UDS dengan parameter berbagai besaran UGS, seperti yang terlihat pada Gambar 7. Arus Transkonduktansi menghubungkan arus output dengan tegangan input. Untuk JFET adalah grafik ID terhadap UGS. Dalam Gambar 8 menunjukan transkonduktansi dari suatu JFET Gambar 7. Kurva karakteristik output dari JFET Gambar 8. Kurva Transkonduktansi Transkonduktansi adalah arus drain ac dibagi dengan tegangan gate source ac. Transkonduktansi mengindikasikan efektif tidaknya tegangan gate source dalam mengendalikan arus drain.

10 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET Contoh sebuah JFET mempunyai IDSS sebesar 4 mA dan UGS(off) sebesar - 2 V. Dengan substitusi ke dalam persamaan 1 di bawah Dengan persamaan ini kita dapat menghitung arus drain untuk setiap tegangan gerbang dalam daerah aktif. Banyak lembaran data tidak memberikan kurva output dan kurva transkonduktansi, Tetapi kita bisa memperoleh harga dari IDSS dan UGS(off) dengan cara substitusi harga-harga tersebut ke dalam persamaan 1.

11 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET NORMALISASI KURVA TRANSKONDUKTANSI

12 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET TRANSKONDUKTANSI Besaran gm disebut transkonduktansi, didefinisikan sebagai Transkonduktansi sama dengan perubahan arus drain dibagi dengan perubahan tegangan gerbang yang bersangkutan. Jika perubahan tegangan gerbang sebesar 0,1 V menghasilkan perubahan arus drain sebesar 0,2 mA. Catatan: S adalah simbol untuk satuan “siemens,” mula-mula dinyatakan sebagai “mho”. Gambar 10 nilai gm adalah kurva transkonduktansi. Untuk menghitung gm pada suatu titik operasi, kita pilih dua titik yang berdekatan seperti A dan B pada tiap sisi dari titik Q Rasio perubahan ID terhadap perubahan dalam UGS memberikan harga gm antara kedua titik tersebut. Jika kita pilih pasangan titik yang lain pada bagian kurva yang lebih atas yaitu C dan D kita dapatkan perubahan ID yang lebih besar untuk suatu perubahan dalam UGS ; karena itu gm pada bagian kurva yang lebih atas mempunyai harga yang lebih besar. Pada lembaran data untuk JFET biasanya diberikan harga gm pada UGS = 0 yaitu harga gm antara titik-titik seperti C dan D dalam Gambar 10. Harga gm sebagai gmo untuk menunjukkan harga tersebut di ukur pada UGS = 0. Dengan menurunkan kemiringan (slope) dari kurva transkonduktansi pada titiktitik lain, kita dapat membuktikan setiap gm sama dengan

13 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET Kadang-kadang, gm dinyatakan sebagai gm (transkonduktansi forward) atau yfs (transmitansi forward) Jika kita tidak dapat mendapatkan gm pada lembaran data, dicari gfs atau yfs. Sebagai contoh, lembaran data dari sebuah JFET 2N5951 memberikan gfs = 6,5 mjS pada UGS = 0; ini ekivalen dengan gmo = 6,5 mS = 6500 µS. Sebagai contoh lain, lembar data 2N5457, yfs = 3000 µS untuk UGS= 0, ekivalen dengan gmo = 3000 µS Gambar 10. Arti grafik dari transkonduktansi

14

15

16 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET PENALAAN HARGA HARGA UGS(off) PENALAAN HARGA HARGA UGS(off) Dengan perhitungan didapat penurunan rumus sebagai berikut : Persamaan 5.6 Ini berguna karena di samping IDSS dan gmo mudah di ukur dengan ketelitian yang tinggi UGS(off) sukar di ukur, persamaan (5.6) memberikan jalan untuk menghitung UGS(OFF) dengan ketelitian yang tinggi. Resistansi Cerat AC Resistansi r DS adalah resistansi ac Di atas tegangan pinchoff, perubahan ID kecil untuk suatu perubahan dalam UDS karena kurvanya hampir rata ;karena itu rds mempunyai harga yang besar; secara tipikal antara 10 kΩ sampai 1 M Ω.

17 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET Sebagai contoh, jika suatu perubahan dalam tegangan cerat sebesar 2 V menghasilkan perubahan dalam arus cerat sebesar 0,02 mA. Lembaran data biasanya tidak mendaftar harga rds, tetapi mereka memberikan spesifikasi timbal balik, baik gos (konduktansi output) atau yos (admitansi output). Resistansi drain-source dihubungkan dengan harga lembaran data sebagai berikut :

18 MEMAHAMI SUSUNAN FISIS, SIMBOL DAN KARAKTERISTIK FET/MOSFET RESITANSI DRAIN-SOURCE DALAM KEADAAN BEKERJA Pada daerah aktif, JFET bekerja sebagai sebuah sumber arus. Tetapi dalam daerah jenuh (tegangan drain-source lebih kecil dari Up) akan bekerja sebagai sebuah resistor, karena dalam daerah jenuh. Suatu perubahan dalam tegangan drain-source menghasilkan perubahan yang sebanding dalam arus drain. Ini merupakan alasan daerah jenuh dari JFET beroperasi pada daerah resistif dan didefinisikan sebagai:

19 MERENCANAKAN FET/MOSFET SEBAGAI PENGUAT SINYAL KECIL; MERENCANAKAN FET/MOSFET SEBAGAI PENGUAT SINYAL KECIL; MERENCANAKAN FET/MOSFET SEBAGAI PIRANTI SAKLAR; MERENCANAKAN FET/MOSFET SEBAGAI PIRANTI SAKLAR; MERENCANAKAN FET/MOSFET SEBAGAI PENGUAT SINYAL BESAR (PENGUAT DAYA) MERENCANAKAN FET/MOSFET SEBAGAI PENGUAT SINYAL BESAR (PENGUAT DAYA)

20 ANALISA RANGKAIAN FET ANALISA RANGKAIAN FET ANALISA RANGKAIAN FET Dalam sub bab ini dibahas analisai mengenai titik kerja DC dan AC dari rangkaian FET. BIAS SENDIRI (SELF BIAS) BIAS SENDIRI (SELF BIAS) Pada Gambar 11a menunjukkan self bias yang digunakan untuk membias JFET. Arus drain mengalir melalui Rp dan RS, dan menghasilkan tegangan drain source: Karena arus gate kecil dapat di abaikan sehinggai UG ≈ 0, maka perbedaan potensial antara gate dan source adalah: Tegangan bias UGS =0, maka tidak diperlukan sumber tegangan luar untuk bias gate, maka rangkaian tersebut dikenal sebagai rangkaian bias sendiri.

21 ANALISA RANGKAIAN FET

22

23 GRAFIK BIAS SENDIRI GRAFIK BIAS SENDIRI Dengan persamaan- persamaan 5.2; 5.6; dan 5.10, dapat diturunkan hubungan antara arus drain, transkonduktansi dan resistor bias source. Grafik ini berlaku untuk semua JFET. Grafik tersebut akan membantu menentukan titik Q dari rangkaian terbias sendiri. Contoh 4 Sebuah rangkaian terbias sendiri menggunakan JFET dengan IDSS = 10 mA, RS = 100 Ω, dan gmo = 3000 µS. Berapa besarnya arus cerat ?

24 ANALISA RANGKAIAN FET

25

26 BIAS SUMBER ARUS Bias sumber arus adalah upaya untuk menstabilkan arus Drain terhadap perubahan parameter FET. Untuk mendapatkan kesetabilan dari perubahan yang diakibatkan oleh parameter FET dilakukan hal seperti di bawah ini: 1.Dua Catu Daya Pada Gambar 15a menunjukkan sebuah catu ganda Transistor bipolar bekerja sebagai sebuah sumber arus dan menetapkan JFET mempunyai ID sama dengan IC. Dalam Gambar 15a, transistor bipolar mempunyai arus emiter sebesar. Dioda kolektor bekerja sebagai sebuah sumber arus, karenanya menetapkan arus Drain mendekati sama dengan IE. Kondisi yang harus dipenuhi: Hal ini menjaga UGS berpolaritas negatif. Bias sumber arus seperti Gambar 15a menentukan UGS konstan. Perubahan yang berarti hanyalah UBE dari transistor bipolar. Tetapi perubahan UBE ini hanyalah sepersepuluh volt. Karena itu dengan rangkaian seperti Gambar 15a didapatkan harga ID yang hampir penuh (solid). Gambar 15a. Bias sumber arus

27 ANALISA RANGKAIAN FET Sebagai contoh yang nyata, arus emiter dalam Gambar 15b adalah Ini memaksa arus Drain mendekati harga sama dengan 1mA. Tegangan Drain ke Ground adalah : Gambar 15b. Bias sumber arus 2. Catu Tunggal pada rangkaian FET 2. Catu Tunggal pada rangkaian FET Bias dapat digunakan sumber arus seperti ditunjukkan dalam Gambar 15c, dalam rangkaian ini pembagi arus (R1 dan R2) menetapkan bias pembagi tegangan pada transistor bipolar. Dioda kolektor bekerja sebagai sebuah sumber arus yang memaksa arus drain sama dengan arus kolektor. Secara khusus perhatikanlah Gambar 15c, jangan merubah posisi bawah RG. Gambar 15c. Bias sumber arus

28 ANALISA RANGKAIAN FET Gambar 15d. Bias sumber arus

29 KONFIGURASI RANGKAIAN JFET KONFIGURASI RANGKAIAN JFET KONFIGURASI RANGKAIAN JFET Rangkaian JFET bisa didisain menjadi tiga konfigurasi yang disesuaikan dengan kebutuhan rangkaian tersebut, yaitu: Konfigurasi common source, common drain dan common gate. 1. Common Source Dalam konfigurasi ini sinyal masukan (Ui) dimasukkan antara Gate dan Source, sedangkan beban dipasang antara Drain dan Source. Dalam rangkaian ini impedansi input adalah tak terhingga dan sinyal output berbeda fasa 180o terhadap sinyal input. Konfigurasi ini adalah yang paling banyak diterapkan untuk aplikasi penguat secara umum sebagai tandingannya adalah dengan rangkaian tunggal emitor bila menggunakan transistor. Gambar 17. Rangkaian Penguat Tunggal Common Source Gambar 16. Menaikkan impedansi input dengan memasang RG

30 KONFIGURASI RANGKAIAN JFET 2. Common Gate Rangkaian Common Gate Configuration seperti terlihat pada Gambar 18. Dalam konfigurasi ini pengendalian dilakukan pada Source, sinyal output diambil dari Drain. Tidak terjadi perbedaan fasa antara input dan output, tetapi konfigurasi penguat ini mempunyai Impedansi input yang rendah. Perbandingan jika menggunakan transistor adalah common base Gambar 18. Rangkaian Common Gate 3. Common Drain Configuration Rangkaian Common Drain seperti terlihat pada Gambar 19. Dalam rangkaian ini pengendalian dilakukan pada Gate, sedangkan output diambil pada Source. Tegangan sinyal output adalah lebih kecil dari tegangan sinyal input. Tidak terjadi perbedaan fasa antara sinyal input dan output, oleh karena itu rangkaian disebut sebagai Source Follower. Impedansi output rendah. Gambar 19. Rangkaian Common Drain

31 APLIKASI PENGGUNAAN FET APLIKASI PENGGUNAAN DENGAN FET APLIKASI PENGGUNAAN DENGAN FET FET dipergunakan pada rangkaian dengan spesifikasi impedansi input tinggi serta impedansi output rendah, seperti pada rangkaian penguat depan yang berimpedansi tinggi, penguat RF dan sebagainya. FET SEBAGAI PENGUAT SINYAL ANALOG 1. Rangkaian Penguat Diferensial 1. Rangkaian Penguat Diferensial Karena sifat-sifat khusus seperti dijelaskan di atas, maka salah satu aplikasi FET adalah dirancang sebagai penguat diferensial seperti yang ditunjukkan pada Gambar 20. Gambar 20. Rangkaian Penguat Diferensial

32 APLIKASI PENGGUNAAN FET 2. Rangkaian Sumber Arus Konstan Rangkaian sumber arus konstan dipakai sebagai pengganti resistor yang statis menjadi sumber arus konstan yang dinamis. Gambar 21. Rangkaian sumber arus konstan 3. FET SEBAGAI SAKLAR Jika sakelar manual tidak mampu mengimbangi kecepatan yang dibutuhkan maka solusinya adalah dengan menggunakan Saklar elektronik pada saat tertentu dibutuhkan untuk menghindari sifat mekanis. Saklar on  FET menghantarkan, Saklar off  FET menutup, dan Karakteristik saklar (penghubung) : FET Kanal - n Gambar 22. FET sebagai saklar

33 FET/MOSFET SEBAGAI PENGUAT SINYAL BESAR (PENGUAT DAYA)

34 Audio Power Amplifier 200 Watt with MOSFET BUZ900P and BUZ905P

35 FET/MOSFET SEBAGAI PENGUAT SINYAL BESAR (PENGUAT DAYA)

36

37 MENGINTERPRESTASIKAN DATASHEET MACAM-MACAM TIPE FET/MOSFET UNTUK KEPERLUAN PERENCANAAN MENGINTERPRESTASIKAN DATASHEET MACAM-MACAM TIPE FET/MOSFET UNTUK KEPERLUAN PERENCANAAN

38 MENGINTERPRESTASIKAN DATASHEET MACAM-MACAM TIPE FET/MOSFET UNTUK KEPERLUAN PERENCANAAN HARGA BATAS Harga batas adalah suatu keterangan tentang data-data komponen FET dan MOSFET yang harus di penuhi dan tidak boleh dilampaui batas maksimumnya serta tidak jauh berkurang dari baras minimumnya. Adapun harga batas tersebut antara lain memuat tentang : VDS mak, ID mak, Tj mak, PTOT mak, VGS (off) / VGTH, IDSS / ID on, GFS, RDS, CISS, CRSS. Keterangan tentang harga batas dan bagaimana cara menggunakannya bias dilihat pada Tabel 1. Dengan mengetahui data harga batas tersebut, kita dapat mengganti FET dengan Type yang lain, asal data harga batas dan typenya sama. Tabel 1. Data sheet JFET

39 MENGINTERPRESTASIKAN DATASHEET MACAM-MACAM TIPE FET/MOSFET UNTUK KEPERLUAN PERENCANAAN Tabel 2. Penjelasan Tentang Simbol - simbol dan Kode-kode

40 MENGINTERPRESTASIKAN DATASHEET MACAM-MACAM TIPE FET/MOSFET UNTUK KEPERLUAN PERENCANAAN DATA ELEKTRODA JFET Untuk menentukan eketroda dari JFET dIkelompokkan dalam tabel susunanan elektroda yang ada pada buku tabel (data sheet). Gambar 6. Elektroda JFET Tabel 3. T0220

41 MENERAPKAN METODE PENCARIAN KESALAHAN FET/MOSFET SEBAGAI PENGUAT/PIRANTI SAKLAR AKIBAT PERGESERAN TITIK KERJA DC MENERAPKAN METODE PENCARIAN KESALAHAN FET/MOSFET SEBAGAI PENGUAT/PIRANTI SAKLAR AKIBAT PERGESERAN TITIK KERJA DC

42 MENGUJI JFET LANGKAH-LANGKAH PENGUJJIAN JFET KANAL N: 1.Tempatkan alat ukur Ohm (Multimeter pada fungsi Ohmmeter) para range Ohm tertinggi (R X 1 M); 2.Hubungkan probe hitam (negatif) ke Gate JFET KANAL N dan probe merah (ositif) ke source dan bergantian ke drain. Dalam hal ini JFET diberi bias reverse dari baterai alat ukur ohm, sehingga: * Jika jarum Ohm meter tidak bergerak (menunjukkan nilai resistansi yang tinggi dalam beberapa Mohm atau tak terhingga) berarti JFET dalam keadaan baik, dan * jika jarum bergerak menunjukkan nilai resistansi yang kecil bahkan 0 Ohm maka JFET telah rusak karena junction GD dan atau GS hubung singkat (short). 3.Saling tukarlah probe dari Ohmmeter, yaitu: probe merah (ositif) ke Gate JFET KANAL N dan probe hitam (negatif) ke source dan bergantian ke drain. Dalam hal ini mengukur resistansi saat JFET diberi Forward bias, sehingga: * Jika jarum Ohm meter bergerak menuju nilai Ohm tertentu antara 500 – 1000 ohm berarti JFET dalam keadaan baik, dan * Jika jarum ohm meter tidak bergerak berarti junction GD dan atau GS open (putus). JFET KANAL P diuji dengan cara yang sama dengan probe ohm meter ditukar.

43 METER CHECK OF A TRANSISTOR/JFET METER CHECK OF A TRANSISTOR Testing a JFET with a multimeter might seem to be a relatively easy task, seeing as how it has only one PN junction to test: either measured between gate and source, or between gate and drain.

44 Testing continuity through the drain-source channel is another matter, though. Remember from the last section how a stored charge across the capacitance of the gate-channel PN junction could hold the JFET in a pinched-off state without any external voltage being applied across it? This can occur even when you're holding the JFET in your hand to test it! Consequently, any meter reading of continuity through that channel will be unpredictable, since you don't necessarily know if a charge is being stored by the gate-channel junction. Of course, if you know beforehand which terminals on the device are the gate, source, and drain, you may connect a jumper wire between gate and source to eliminate any stored charge and then proceed to test source-drain continuity with no problem. However, if you don't know which terminals are which, the unpredictability of the source-drain connection may confuse your determination of terminal identity. A good strategy to follow when testing a JFET is to insert the pins of the transistor into anti-static foam (the material used to ship and store static-sensitive electronic components) just prior to testing. The conductivity of the foam will make a resistive connection between all terminals of the transistor when it is inserted. This connection will ensure that all residual voltage built up across the gate-channel PN junction will be neutralized, thus "opening up" the channel for an accurate meter test of source-to-drain continuity. Since the JFET channel is a single, uninterrupted piece of semiconductor material, there is usually no difference between the source and drain terminals. A resistance check from source to drain should yield the same value as a check from drain to source. This resistance should be relatively low (a few hundred ohms at most) when the gate-source PN junction voltage is zero. By applying a reverse-bias voltage between gate and source, pinch-off of the channel should be apparent by an increased resistance reading on the meter. METER CHECK OF A TRANSISTOR/JFET

45 RANGKUMAN FET singkatan dari Field Effect Transistor, adalah suatu komponen semi konduktor yang cara kerjanya berdasarkan pengaturan arus dengan medan listrik. FET disebut transistor unipolar karena cara kerjanya hanya berdasarkan aliran pembawa muatan mayoritas saja. Sedangkan transistor disebut bipolar junction transistor karena bekerja berdasarkan aliran pembawa muatan mayoritas dan minoritas. Makin negatif tegangan Gate-Source UGS, maka makin kecil pula arus Drain ID. Pada kondisi normal JFET selalu bekerja pada bagian karakteristik linier datar, atau dengan kata lain JFET dioperasikan pada tegangan Drain yang lebih besar dari tegangan knee UK., tetapi lebih kecil dari tegangan breakdown-nya. Harga batas adalah suatu keterangan tentang data- data komponen Fet dan Mosfet yang harus di penuhi dan tidak boleh dilampaui batas maksimumnya serta tidak jauh berkurang dari batas minimumnya. Adapun harga batas tersebut antara lain memuat tentang : VDS maks, ID maks, Tj mask, PTOT maks, VGS (off) / VGTH, IDSS / ID on, GFS, RDS, CISS, CRSS. Dengan mengetahui data harga batas tersebut, kita dapat mengganti FET dengan Type yang lain, asal data harga batas dan typenya sama.

46 RANGKUMAN

47

48

49 SOAL 1.Apa yang dimaksud dengan FET? 2.Kenapa FET disebut dengan transistor unipolar? Jelaskan. 3.Apa yang dimaksud dengan transkonduktansi? 4.Sebuah perubahan dalam tegangan drain-soutce sebesar 100 mV menghasilkan suatu perubahan arus drain sebesar 0,7 mA dalam daerah resistif. Berapa resistansi Drain-Source (r ds )?

50

51 SUSUNAN FISIS JFET Saluran N E-MOSFET Saluran n P D-MOSFETs E-MOSFET Saluran p P P N substrate JFET Saluran P Transistor BJT

52 SIMBOL JFET E-MOSFET D-MOSFETs Transistor

53 PRINSIP KERJA JFET SALURAN N Antara (G) dan (S) dipasang tegangan UGG yang merupakan reverse bias bagi gate (G). Karena dioda antara (G) dan (S) mengalami reverse bias, yaitu G mendapat (-) batterai dan S mendapat (+) batterai maka timbulah Depletion Layer pada junction, supaya terjadi aliran antara (S) dan (D), maka antara kedua elektroda ini dipasang sumber tegangan (UDD), yaitu: D mendapat (+) batterai dan S mendapat (-) batterai. Besar kecilnya arus yang mengalir tergantung dari lebarnya Depletion Layer tadi. Jika UGG besar, Depletion Layer akan menjadi sedemikian lebarnya sehingga hampir menutup saluran antara (D) dan (S). Karena pada Depletion Layer tidak ada pembawa muatan, berarti bahwa jumlah pembawa muatan pada saluran menjadi kecil. Jika UGG kecil, Depletion Layer cukup tipis dan saluran antara (S) dan (D) cukup lebar, dengan demikian arus yang mengalir cukup besar. Jadi tegangan gate menentukan besarnya arus yang mengalir antara (D - S). Karena G dalam kondisi reverse bias, arus (G) dianggap sama dengan nol.

54 PRINSIP KERJA JFET SALURAN P Antara (G) dan (S) dipasang tegangan UGG yang merupakan reverse bias bagi gate (G). Karena dioda antara (G) dan (S) mengalami reverse bias, yaitu G mendapat (+) batterai dan S mendapat (-) batterai maka timbulah Depletion Layer pada junction, supaya terjadi aliran antara (S) dan (D), maka antara kedua elektroda ini dipasang sumber tegangan (UDD), yaitu: D mendapat (-) batterai dan S mendapat (+) batterai. Besar kecilnya arus yang mengalir tergantung dari lebarnya Depletion Layer tadi. Jika UGG besar, Depletion Layer akan menjadi sedemikian lebarnya sehingga hampir menutup saluran antara (D) dan (S). Karena pada Depletion Layer tidak ada pembawa muatan, berarti bahwa jumlah pembawa muatan pada saluran menjadi kecil. Jika UGG kecil, Depletion Layer cukup tipis dan saluran antara (S) dan (D) cukup lebar, dengan demikian arus yang mengalir cukup besar. Jadi tegangan gate menentukan besarnya arus yang mengalir antara (D - S). Karena G dalam kondisi reverse bias, arus (G) dianggap sama dengan nol. P N N + - - +

55 KARAKTERISTIK Karakteristik output dari JFET menggambarkan hubungan antara Arus drain (ID) dan UDS dengan parameter berbagai besaran UGS. Arus Transkonduktansi menghubungkan arus output dengan tegangan input. Untuk JFET adalah grafik ID terhadap UGS.

56 KARAKTERISTIK Lihat Gambar, UDS harus dibuat lebih besar dari 4 Volt tetapi lebih kecil dari 30 V. Dengan demikian UGS harus letakkan antara ( 0 s/d 4V ). Tegangan knee untuk lengkung karakteristik yang paling atas disebut pinch off voltage (Up),jadi bila pada lembar data tertulis Up=4 Volt, JFET tersebut harus dioperasikan dengan tegangan UDS yang lebih besar dari 4 Volt. Dari gambar kurva, dapat kita lihat bahwa pada tegangan UGS= -4 V arus drain hampir = 0. Nilai UGS yang menyebabkan ID = 0 ini disebut Gate Source Cut Off Voltage (UGS = Off). Up dan UGS (off) memiliki hubungan penting yaitu nilai mutlak Up = nilai mutlak UGS (off) hanya tandanya yang berbeda: Up = 4 V UGSoff = -4 V Hal ini berlaku untuk semua JFET dan harus diingat bahwa pada lembaran data JFET hanya akan disebutkan nilai (UGS off) saja. Lengkung karakteristik yang paling atas dibuat dengan tegangan gate = 0, keadaan sama dengan keadaan dimana gate dihubung singkat dengan source. Arus drain hampir datar dan dianggap sama, walau tegangan drain diubah-ubah dan pada lembar data arus ini disebut Idss. Pada gambar kurva tampak bahwa jarak antara garis-garis mendatar itu tidak sama meskipun selisih UGS untuk tiap-tiap garis tetap 1 Volt.