Presentasi sedang didownload. Silahkan tunggu

Presentasi sedang didownload. Silahkan tunggu

RANGKAIAN DIGITAL SHIFT REGISTER.

Presentasi serupa


Presentasi berjudul: "RANGKAIAN DIGITAL SHIFT REGISTER."— Transcript presentasi:

1 RANGKAIAN DIGITAL SHIFT REGISTER

2 Register Register adalah rangkaian logika yang digunakan untuk menyimpan data. Dengan kata lain, register adalah rangkaian yang tersusun dari satu atau beberapa flipflop yang digabungkan menjadi satu. Flipflop disebut juga sebagai register 1 bit. Jadi untuk menyimpan 4 bit data, register harus terdiri dari 4 buah flipflop.

3 REGISTER

4

5 4 MACAM SHIFT REGISTER PIPO PISO SISO SIPO

6 I. Parallel In Parallel Out (PIPO) Perhatikan gambar berikut :
A, B, C, dan D adalah sinyal masukan. Saat clock (pemicu) diaktifkan (Logika 1), maka data yang ada akan dikeluarkan secara bersama-sama ke Q3, Q2, Q1, dan Q0. Saat clock kembali tidak dipicu (Logika 0), maka apapun masukannya, keluaran Q akan tetap.

7 II. Parallel In – Serial Out (PISO)

8

9 Gambar 6.1 menjelaskan sebagai berikut :
Sebuah grup terdiri dari 4 buah D Flip-flop.Langkah pertama adalah membebani register di atas dengan “Paralel Load” berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan diberikan melalui input SD pada masing- masing flip-flop. Selanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop sebelumnya. Setiap penekanan clock menyebabkan penggeseran satu posisi ke kanan. Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa kabel transmisi serial (serial data, clock dan ground).

10 Rangkaian Digital PISO lainnya

11 2. Disimpan secara seri (Serial In) :
Pada cara ini, data dimasukkan bit demi bit mulai dari flipflop yang paling ujung (dapat dari kiri atau dari kanan), dan digeser sampai semuanya terisi. Bila data digeser dari kanan kekiri disebut “Register geser kiri” (Shift Left Register), sebaliknya bila data digeser dari kiri kekanan disebut “Register geser kanan” (Shift Right Register). Seperti pada penyimpanan data, untuk mengeluarkan data juga dapat dilakukan dengan dua cara : 1. Dikeluarkan secara sejajar (Parallel Out) 2. Dikeluarkan secara seri (Serial Out)

12 III. Serial In Serial Out (SISO) Perhatikan Gambar berikut :
Saat sinyal clock diberikan pertama kali, data dari Si masuk ke flipflop A, pada saat clock kedua, data dari flipflop A masuk ke flipflop B, demikian seterusnya, sampai keluar ke So. Jadi pada register SISO untuk membaca data pertama kali dibutuhkan jumlah clock yang sama banyak dengan jumlah flipflop yang ada pada register (dalam hal ini adalah empat).

13 IV. Serial In Parallel Out (SIPO)

14 SERIAL - IN PARALLEL - OUT
Input Serial Pulsa Clock O U T P U T Q1 Q2 Q3 Q4 1 2 3 4 5 6

15


Download ppt "RANGKAIAN DIGITAL SHIFT REGISTER."

Presentasi serupa


Iklan oleh Google