PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC.

Presentasi berjudul: "PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC."— Transcript presentasi:

1 PERTEMUAN MINGGU KE-13 PIPELINE DAN RISC

2 PIPELINE Pipeline: Mesin yang melaksanakan beberapa komputasi yang berbeda secara bersama-sama ,namun pada saat itu setiap komputasi akan berada dalam tahapan eksekusi yang berbeda

3 KATEGORI PIPELINE 1. Pipeline Unit Arithmetic
Berguna untuk operasi vektor 2. Pipeline Unit Instruction Berguna untuk komputer yang mempunyai set instruksi yang sederhana

4 PIPELINE ARITMETIC UNIT
Pengembangan pipeline aritmetik dapat dilihat dari perkalian biner unsigned Operasi shift dan penambahan menjadi tahapan pemrosesan dalam pengali pipelined. Pengalian bilangan biner dengan 2n adalah sama dengan menggesernya ke kiri sebesar n bit dan menyisipkan nol pada sebelah kanannya

5 PIPELINE INSTRUCTION UNIT
Tujuan pipeline instruksi adalah untuk memaksimalkan kecepatan mengalirnya instruksi Jumlah event yang dapat mengurangi kecepatan instruksi dalam mengalir melalui pipeline, diantaranya yaitu : 1. Unit fungsional harus dapat bekerja sama dengan unit instruksi 2. Inter Instruction dependencies (keterganungan antar instruksi) 3. Unit instruksi harus secara logis menjalankan beberapa instruksi secara urut.

6 TEKNIK DASAR YANG DIGUNAKAN DALAM MERANCANG SUPERKOMPUTER DAN RISC
1. Pendekodean instruksi pipelined 2. Beberapa unit fungsional pipelined yang beroperasi secara bersamaan 3. Bank memori interleaved tak sinkron 4. Cache instruksi dan data independen 5. Sejumlah bus untuk mentransfer data, alamat dan signal kontrol

7 PEMROSESAN VEKTOR LEBIH CEPAT DARIPADA PEMROSESAN SKALAR
1. Berkurangnya kontensi memori karena adanya akses memori yang lebih sedikit 2. Berkurangnya pendekodean instruksi 3. Tingkah lakunya bisa diramalkan, hal ini khususnya penting bagi : Pengindeksan implisit dan akses memori Pencabangan implisit

8 REDUCED INSTRUCTION SET COMPUTER (RISC)
Fitur Utama : General Purpose Register dalam jumlah yang amat banyak Menggunakan teknologi compiler untuk mengoptimalisasikan penggunaan register Instuction Set yang sedikit dan sederhana Pendekatan umum dalam instruksi pipeline Memimpin untuk : Set eksekusi yang besar dan lebih banyak mode pengalamatan

9 Elemen penting yang digunakan dlm Perancangan RISC
Set instruksi yang terbatas dan sederhana Register general purpose yg berjumlah banyak atau penggunaan teknologi kompiler Penekanan pada pengoptimalan pipeline instruksi

10 CIRI - CIRI RISC Instruksi berukuran tunggal(satu instruksi persiklus)
Ukurannya yg umum 4 byte Mode pengalamatan yang sederhana dan jumlahnya sedikit (biasanyakurang dari 5 buah) Tidak ada pengalamatan tidak langsung yg mengharuskan mengakses memori agar memperoleh alamat operand lainnya didalam memori Format instruksi yang sederhana (tidak ada operasi yg menggabungkan operasi load/store dg operasi aritmatik) Format instruksi yang fix Proses compile yang cepat

11 PIPELINING PADA RISC Terdapat berbagai macam instruksi pada register to register Siklus Instruksi memiliki 2 Fase : 1. I : Instruction Fetch (Pengambilan Instruksi) 2. E : Execute (Melakukan operasiALU dengan register input dan output Operasi Load dan Store memiliki 3 Fase : 1. I : Instruction Fetch 2. E : Execute (Menghitung alamat memori) 3. D : Memory (Operasi register ke memori atau memori ke register

12 OPTIMALISASI PIPELINE
Percabangan yang dikenal Delay Branch 1. Tidak akan ada efeknya sampai suatu eksekusi instruksi selesai 2. Instruksi percabangan akhirnya mengalami delay