Organisasi dan Arsitektur Komputer

Presentasi berjudul: "Organisasi dan Arsitektur Komputer"— Transcript presentasi:

1 Organisasi dan Arsitektur Komputer
Bab 3 TOP LEVEL COMPUTER dan SISTEM INTERKONEKSI

2 Topik Komponen Computer Siklus Intruksi Interupt Interkoneksi
Sistem BUS

3 Komponen Computer Central Processing Unit (CPU)
Control Unit (CU) Interface Unit (IU) Arithmetic and Logic Unit (ALU) Data dan instruksi harus diberikan ke sistem dan dikeluarkan dari sistem Input/output Diperlukan tempat untuk menyimpan sementara kode instruksi dan hasil operasi. Main memory

4 Komputer Komponen : Top Level View

5 Siklus Intruksi Two steps: Fetch (ambil) Execute (eksekusi)

6 Fetch Cycle Program Counter (PC) berisi address instruksi berikutnya yang akan diambil Processor mengambil instruksi dari memory pada lokasi yang ditunjuk oleh PC Naikkan PC Instruksi dimasukkan ke Instruction Register (IR) Processor meng-interpret dan melakukan tindakan yang diperlukan

7 Execute Cycle Processor-memory Processor I/O Data processing Control
Transfer data antara CPU dengan main memory Processor I/O Transfer data antara CPU dengan I/O module Data processing Operasi arithmetic dan logical pada data tertentu Control Mengubah urutan operasi Contoh: jump Kombinasi diatas

8 Format Instruksi 0001 = Isilah AC atau MBR (accumulator) dgn data dari memory 0010 = Simpanlah isi AC atau MBR ke memory 0101 = Jumlahkan data dari memory dengan data dari AC/MBR dan simpan hasilnya ke AC/MBR

9 Contoh eksekusi program

10 Interrupsi Interupsi terjadi bila suatu perangkat (printer, camera, handphone) ingin memberitahu prosesor bahwa ia siap menerima perintah, meminta layanan, output sudah dihasilkan, atau terjadi error. Sinyal interupsi dari perangkat dikirim oleh driver perangkat.

11 Tahapan Response Interupsi
Perangkat melalui driver mengirim sinyal interupsi Sinyal dideteksi oleh processor Prosesor akan terlebih dahulu menyimpan informasi tentang keadaan state-nya (informasi tentang proses yang sedang dikerjakan) Prosesor mengidentifikasi penyebab interupsi Setelah interupsi berhasil diatasi, prosesor akan kembali ke keadaan seperti sebelum terjadinya interupsi dan melanjutkan pekerjaan yang tadi sempat tertunda. 07/29/09

12 Multiple Interupt - Sequential

13 Multiple Interupt - Nested

14 Time Sequence of Multiple Interrupts

15 Koneksi Semua unit harus tersambung
Unit yang beda memiliki sambungan yang beda Memory Input/Output CPU

16 Modul Komputer

17 Koneksi Memori Menerima dan mengirim data Menerima addresses
Menerima sinyal kendali Read Write Timing

18 Koneksi Input Output (1)
Serupa dengan sambungan memori Output Menerima data dari CPU Mengirimkan data ke peripheral Input Menerima data dari peripheral Mengirimkan data ke CPU

19 Koneksi Input Output (2)
Menerima sinyal kendali dari CPU Mengirimkan sinyal kendali ke peripherals Menerima address dari CPU Mengirimkan sinyal interrupt

20 CPU koneksi Membaca instruksi dan data
Menuliskan data (setelah diproses) Mengirimkan sinyal kendali ke unit-unit lain Menerima (& menanggapi) interrupt

21 What is BUS ? Jalur komunikasi yang menghubungkan beberapa device
Biasanya menggunakan cara broadcast Seringkali dikelompokkan Satu bus berisi sejumlah kanal (jalur) Contoh bus data 32-bit berisi 32 jalur Jalur sumber tegangan biasanya tidak diperlihatkan

22 Bus Interkoneksi

23 Jenis2 Jalur Bus Jalur data menyediakan jalur utk pertukaran data antar modul Jalur Alamat Jalur alamat asal dan tujuan data Jalur Kendali Jalur untuk mengendalikan akses dan penggunaan data dan jalur data 10/04/2011

24 Data Bus Membawa data Lebar jalur menentukan performance
Tidak dibedakan antara “data” dan “instruksi” Lebar jalur menentukan performance 8, 16, 32, 64 bit

25 Address Bus Menentukan asal atau tujuan dari data
Misalkan CPU perlu membaca instruksi (data) dari memori pada lokasi tertentu Lebar jalur menentukan kapasitas memori maksimum dari sistem

26 Control Bus Control bus mengatur penggunaan data bus dan adress bus krn pengguna bus tersebut banyak Control bus mengirimkan informasi kendali dan timing. Informasi timing mengindikasikan validitas data dan informasi alamat. Informasi kendali menentukan jenis operasi. Jenis2 kendali antara lain: Memori write: data di bus dituliskan ke lokasi memori beralamat Memori read: data dari lokasi memori beralamat ditempatkan di bus I/O write: data di bus dioutputkan ke port I/O beralamat I/O read: data dari port I/O beralamat dituliskan ke bus Transfer ACK: tanda bahwa data sudah ditempatkan atau diterima di bus Bus request:

27 07/29/09

28 07/29/09

29 BUS

30

31 Keterangan gambar Back side bus menghubungkan CPU with L2 cache,
Memori bus menghubungkan northbridge ke memori. IDE atau ATA bus menghubungkan southbridge ke disk drives. AGP bus hubungkan video card ke memori dan CPU. Speed dari AGP bus sekitar 66 MHz. PCI bus hubungkan PCI slots ke southbridge. Speed PCI bus sekitar 33 MHz. PCI Express, lebih cepat dari PCI. PCI Express ditujukan untuk mengganti PCI dan AGP bus

32 Sistem Bus PC terdiri dari 2 jenis BUS:
1. Sistem bus atau local bus, konek microprocessor (central processing unit) dan memori. Bus tercepat. 2. Bus yg lebih lambat, untuk komunikasi spt hard disks atau sound cards. Tipe yg umum: PCI bus. Bus yg lain: USB.

33 Bentuk Fisik Bus Bagaimana bentuk fisik bus? Jalur-jalur parallel PCB
Ribbon cables Strip connectors pada mother boards contoh PCI Kumpulan kabel

34 PORT PCI

35 Keunggulan Sistem Bus Komponen mudah dipertukarkan. contoh :
- ganti VGA yg lebih baru ? Ambil dan tukar - satu komputer dua monitor? Tambah satu graphic card lagi

36 Bus Speed Bus speed usually refers to the speed of the front side bus (FSB), which connects the CPU to the northbridge. FSB speeds can range from 66 MHz to over 800 MHz. Since the CPU reaches the memory controller though the northbridge, FSB speed can dramatically affect a computer's performance. (

37 PCI Card

38 ISA Card

39 Pewaktuan (Timing) Koordinasi event pada bus Synchronous
Event ditentukan oleh sinyal clock Control Bus termasuk jalur clock Siklus bus ( bus cycle) transmisi 1 ke 0 Semua devices dpt membaca jalur clock Biasanya sinkronisasi terjadi pada tepi naik (leading edge) Suatu event biasanya dimulai pada awal siklus

40 Synchronous Timing Diagram

41 Asynchronous Timing Diagram- Read

42 Asynchronous Timing Diagram- Write