PERTEMUAN 4 BUS INTERFACING Oleh : ATIT PERTIWI.

Presentasi berjudul: "PERTEMUAN 4 BUS INTERFACING Oleh : ATIT PERTIWI."— Transcript presentasi:

1 PERTEMUAN 4 BUS INTERFACING Oleh : ATIT PERTIWI

2 BUS INTERFACING Buses biasanya digolongkan dalam kaitan dengan pemilihan waktu protokol Asynchronous Synchronous Synchronous memanfaatkan suatu WAIT status, (semisynchronous). By. Atit Pertiwi

3 Jenis BUS Data Bus (bus-D) :
bus dengan delapan penghantar, data dapat diteruskan dalam arah bolak-balik (lebar data 8 bit) yaitu dari mikroprosesor ke unit memori atau modul I/O dan sebaliknya. Control Bus (bus-C) : meneruskan sinyal-sinyal yang mengatur masa aktif modul mikro-komputer yang sesuai dengan yang diinginkan menurut kondisi kerja. Address Bus (bus-A) : meneruskan data alamat (misal alamat 16 bit), dari penyimpan atau dari saluran masukan/keluaran yang diaktifkan pada saat tertentu. By. Atit Pertiwi

4 Hubungan BUS terhadap Interface dan Mikroprosesor
By. Atit Pertiwi

5 Asynchronous Bus Asynchronous Bus, isyarat handshaking pada umumnya dikenal sebagai Isyarat Master Slave. By. Atit Pertiwi

6 Asynchronous Buses Waktu transmisi pada bus merupakan fungsi dari divais individual dibandingkan dengan kelajuan clock yang ada pada bus asynchronous. Sinyal – sinyal handsaking biasanya sebagai sinyal master dan slave. By. Atit Pertiwi

7 Asynchronous Buses Read
By. Atit Pertiwi

8 Asynchronous Buses Write
By. Atit Pertiwi

9 Synchronous Buses Beroperas dalam suatu iinterval clock tertentu
Permintaan data dari slave ke master harus dengan periode waktu yang ditentukan Operasi clock pada bus akan menghasilkan operasi yang cepat, karena elemen dari sistem akan disinkronkan Memiliki lebih sedikit lines Menggunakan handsaking parsial By. Atit Pertiwi

10 Synchronous Buses Read
By. Atit Pertiwi

11 Synchronous Buses Write
By. Atit Pertiwi

12 Synchronous Bus Utilizing Wait State (Semisynchronous)
Suatu synchronous bus yang mendikung suatu alat dengan “perlambatan” yang dilengkapi suatu status Wait State. Wait State status sangat dibutuhkan pada peregangan time clock untuk mengijinkan suatu alat perlambatan untuk menjawab. By. Atit Pertiwi

13 Synchronous Bus With 500 ns access time
By. Atit Pertiwi

14 Phase 2 WAIT STATE By. Atit Pertiwi

15 THE END By. Atit Pertiwi

16 Thirty- Two-Bit Bus Standards
Multi bus II Futurebus Fastbus Nubus Versabus VME-32 bus. By. Atit Pertiwi

17 THE END By. Atit Pertiwi