BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer

Presentasi berjudul: "BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer"— Transcript presentasi:

1 BAB 3 – Pandangan Tingkat Paling Atas Fungsi dan Interkoneksi Komputer
Komponen-komponen Komputer Semua rancangan komputer didasarkan pada konsep John Von Neumann dikenal dgn istilah Arsitektur Von Neumann. Arsitektur Von Neumann didasarkan pada tiga konsep utama yaitu: Data dan Instruksi disimpan di memori (RAM) Isi memori dpt dialamati, tdk tergantung pada jenis data yg disimpan. Eksekusi terjadi dgn cara sekuensial (kecuali dirubah secara eksplisit) Pemrograman Perangkat keras: Hasil program adalah bentuk perangkat keras Hardwired systems are inflexible Pemrograman Perangkat Lunak Dari pada melakukan re-wiring hardware, lebih baik mengirim signal-signal kontrol yang baru. General purpose hardware can do different tasks, given correct control signals

2 Pemrograman Perangkat Keras

3 Pemrograman Perangkat Lunak

4 What is a program? A sequence of steps
For each step, an arithmetic or logical operation is done For each operation, a different set of control signals is needed

5 Computer Components: Top Level View

6 Siklus Instruksi Dasar
Dalam format yg paling sederhana Instruksi prosesor terdiri dari dua langkah : Baca Instruksi (Fetch), dan mengeksekusi instruksi (Execute) Pemrosesan yg diperlukan untuk instruksi tunggal disebut : siklus instruksi (Instruction cycle)

7 instruction cycle An instruction cycle' (also called fetch-and-execute cycle, fetch-decode-execute cycle, and FDX) is the time period during which a computer processes a machine language instruction from its memory

8 Fetch Cycle Program Counter (PC) digunakan untuk menyimpan alamat instruksi yg akan dibaca selanjutnya. Procesor mengambil instruksi dari lokasi memori yang ditunjuk oleh PC Prosesor selalu menambah PC setiap kali membaca instruksi, agar menunjuk ke instruksi berikutnya. Instruction loaded into Instruction Register (IR) Processor interprets instruction and performs required actions

9 Execute Cycle Prosesor menginterpretasikan instruksi dan melaksanakan tindakan yang diperlukan. Secara umum tindakan ini dibagi menjadi beberapa kategori sbb : Processor-memory data transfer between CPU and main memory Processor - I/O Data transfer between CPU and I/O module Data processing Some arithmetic or logical operation on data Control Perubahan/Alteration of sequence of operations e.g. jump Combination of above

10 Example of Program Execution
Misal Format Instruksi sbb: Alamat Opcode 3 4 15 Misal Opcode sbb: 0001 artinya AC <= memori 0010 artinya memori <= AC 0101 artinya AC <= AC + memori

11 Example of Program Execution

12 Example of Program Execution
PC berisi 300, instruksi nilainya 1940 hex, dan dimasukkan ke IR, PC=PC+1 4-bit pertama didlm IR menunjukkan AC yg diisi dari memori, 12 bit sisanya menentukan alamat memori (940). AC <= [940] Instruksi berikutnya 5941 hex, PC=PC+1 AC=AC+[941] Instruksi berikutnya 2941 hex, PC=PC+1 [941]=AC

13 Animasi cara kerja ALU: http://www. kelso. scotborders. sch

14 CPU Animasi : Sum Program

15 SOAL LATIHAN Komputer mempunyai dua instruksi (16-bit) I/O, dengan 4-bit OpCode sbb: 0011 = load AC from I/O 0111 = store AC to I/O Jika alamat 12-bit berikutnya mengidentifikasikan perangkat I/O, tunjukkan eksekusi program untuk program berikut : 1. Load AC dari peralatan 5 2. Add isi dr memori lokasi 940 3. Store AC pada peralatan 6 Asumsikan bahwa nilai yg berikutnya diperoleh dari perangkat 5 adalah 3 dan lokasi 940 berisi nilai 2

16 Instruction Cycle - State Diagram (Lebih rinci)
Bagian atas: Pertukaran antara prosesor dgn Memori atau I/O Bagian bawah: Operasi-operasi internal prosesor

17 Siklus Instruksi Instruction Address Calculation (iac): menentukan alamat instruksi berikutnya yg akan dieksekusi. Contoh jika panjang instruksi 16 bit, dan satu lokasi memori 1 byte, maka instruksi berikutnya ditambah 2 Instruction Fetch (if): membaca instruksi dari lokasi memori kedalam prosesor. Instruction Opeartion Decoding (iod): menganalisis instruksi untuk menentukan jenis operasi yg akan dilaksanakan Operand Address Calculation (oac): Jika operasi melibatkan referensi ke operand didalam memori atau I/O kemudian menentuka alamat operand. Operand Fetch (of): mengambil operand dari memori atau I/O Data Operation (do) Operand Store (os): menulis hasilnya ke dalam memori atau ke I/O

18 Siklus Instruksi Contoh Pada PDP-11 instruksi : ADD A,B memberikan hasil dlm urutan keadaan iac, if, iod, oac, of, oac,do, oac,os. ADD A,B artinya : A <= A + B Urutannya Fetch instruksi ADD Register1 <= A Register2 <= B Register3 <= Register1 + Register2 A <= Reguster3

19 Interrupts Mekanisme yg membuat modul-modul lainnya ( I/O, memori) dpt menginterupsi urutan normal pemrosesan prosesor. Interupsi disediakan untuk meningkatkan efisiensi pemrosesan, karena I/O lebih lambat dari prosesor Kelas-kelas Interupsi: Program Dibangkitkan oleh beberapa kondisi spt: overflow, division by zero, illegal instruction, referensi ke luar ruang memori yg diperbolehkan. Timer Dibangkitkan oleh timer didlm prosesor Used in pre-emptive multi-tasking I/O Dibangkitkan dari I/O controller, misalnya karena ada error, operasi I/O selesai. Hardware failure Dibangkitkan karena kegagalan hardware spt: memory parity error

20 Program Flow Control

21 Interrupt Cycle Siklus interupsi ditambahkan ke siklus instruksi.
Processor mengecek untuk melihat apakah interupsi telah terjadi yang diindikasikan dengan signal interrupt Jika tdk ada interrupt, prosesor ke siklus fetch untuk mengambil instruksi selanjutnya Jika ada interrupt yang di- pending: Prosesor menangguhkan program yg sedang dieksekusi Save context Set PC to start address of interrupt handler routine Process interrupt Restore context and continue interrupted program

22 Transfer of Control via Interrupts

23 Instruction Cycle with Interrupts

24 Program Timing Short I/O Wait
Kode 1,2 dan 3 mengacu pada urutan instruksi yg tdk melibatkan I/O Kode 4: Operasi I/O yang nyata Kode 5: Menyelesaikan operasi I/O

25 Program Timing Long I/O Wait
Kode 1,2 dan 3 mengacu pada urutan instruksi yg tdk melibatkan I/O Kode 4: Operasi I/O yang nyata Kode 5: Menyelesaikan operasi I/O

26 Instruction Cycle (with Interrupts) - State Diagram

27 Multiple Interrupts Dua pendekatan dapat diambil untuk berhadapan dgn Multiple Interrupts Tidak mengijinkan terjadinya interupsi lain pd saat interupsi terjadi Processor dpt mengabaikan isyarat permintaan interupsi. Interrupts akan ditangguhkan dulu dan akan dicek kembali setelah prosesor mengijinkan kembali terjadinya interupsi. Pendekatan ini cukup baik dan sederhana karena interupsi ditangani dlm urutan yg cukup ketat Kelemahan pendekatan ini tidak mempertimbangkan prioritas dan kebutuhan waktu kritis

28 2. Dengan mendefinisikan prioritas bagi interupsi
Multiple Interrupts 2. Dengan mendefinisikan prioritas bagi interupsi Low priority interrupts can be interrupted by higher priority interrupts When higher priority interrupt has been processed, processor returns to previous interrupt Contoh : 3 I/O (printer, disk, saluran komunikasi), dgn prioritas 2, 4, 5.

29 Multiple Interrupts - Sequential

30 Multiple Interrupts – Nested

31 Time Sequence of Multiple Interrupts

32 Struktur Interkoneksi
Sistem komputer terdiri dari 3-komponen dasar yaitu : Memory Input/Output CPU Semua unit / komponen pada sistem komputer harus dihubungkan satu sama lainnya Kumpulan lintasan yg menghubungkan berbagai modul disebut Struktur Interkoneksi

33 Computer Modules

34 Memory Connection Receives and sends data
Receives addresses (of locations) Receives control signals Read Write

35 Input/Output Connection(1)
Similar to memory from computer’s viewpoint Output Receive data from computer Send data to peripheral Input Receive data from peripheral Send data to computer

36 Input/Output Connection(2)
Receive control signals from computer Send control signals to peripherals Receive addresses from computer e.g. port number to identify peripheral Send interrupt signals (control)

37 CPU Connection Reads instruction and data
Writes out data (after processing) Sends control signals to other units Receives interrupts

38 Bus Bus adalah suatu lintasan komunikasi yg menghubungkan dua atau lebih perangkat Karakteristik bus: Medium transmisi bersama Sinyal yg dikirim oleh satu perangkat di terima oleh semua perangkat yg terhubung dgn bus tsb Hanya satu perangkat yg berhasil melakukan transmisi pada saat tertentu Bus yg menghubungkan komponen utama komputer (prosesor, memori, I/O) disebut Sistem Bus.

39 Contoh Jenis Jenis Bus yang sudah ada
ISA EISA MCA VLB PCI AGP PCI Express

40 Struktur Bus Walaupun ada banyak rancangan bus yg berbeda, tetapi pada bus manapun dpt digolongkan ke dlm tiga golongan functional yaitu: Data bus, Address bus dan Control bus. Data Bus Carries data Remember that there is no difference between “data” and “instruction” at this level Width is a key determinant of performance ( 8, 16, 32, 64 bit) Jika data bus = 8 bit, dan instruksi = 16 bit, maka prosesor harus mengakses modul memori 2 kali pada setiap siklus instruksi

41 Identify the source or destination of data
Address bus Identify the source or destination of data e.g. CPU needs to read an instruction (data) from a given location in memory Lebar bus menentukan jumlah lokasi memori yang dapat dijangkau e.g has 16 bit address bus giving 64k address space

42 Control Bus Control and timing information
Memory read/write signal I/O read/write signal Interrupt request Clock signals Analogi dgn Lampu Lalu Lintas

43 Bus Interconnection Scheme

44 What do buses look like? Parallel lines on circuit boards
Ribbon cables Strip connectors on mother boards e.g. PCI Sets of wires

45 Contoh Bus Connector

46 Single Bus Problems Lots of devices on one bus leads to:
Semakin panjang bus Semakin besar Propagation delays Bus mungkin akan mengalami kemacetan seiring dengan besarnya permintaan transfer data. Most systems use multiple buses to overcome these problems

47 Traditional (ISA) (with cache)

48 High Performance Bus

49 Bus Types Dedicated Multiplexed Separate data & address lines
Shared lines Address valid or data valid control line Advantage - fewer lines (menghemat ruang dan biaya) Disadvantages More complex control Pengurangan potensi kinerja (Ultimate performance )

50 Bus Arbitration More than one module controlling the bus
e.g. CPU and DMA controller Only one module may control bus at one time Arbitration (pengontrolan) may be centralised or distributed Centralised: Pengiriman sinyal pada bus dikendalikan secara terpusat

51 Centralized Arbitration
Perangkat keras tunggal yg dikenal dgn pengontrol bus atau Arbiter, bertanggung jawab untuk mengalokasikan waktu pd bus Distributed Arbitration Tidak ada pengontrol pusat, melainkan masing-masing modul berisi pengontrol, dan modul-modul bekerja bersama-sama untuk memakai bus bersama-sama

52 Timing Co-ordination of events on bus Synchronous
Events determined by clock signals Control Bus includes clock line A single 1-0 is a bus cycle All devices can read clock line Usually sync on leading edge Usually a single cycle for an event

53 Synchronous Timing Diagram

54 Timing Asynchronous Dengan timing tidak sinkron kejadian dari suatu peristiwa pada bus berikutnya tergantung pada kejadian dari peristiwa sebelumnya.

55 Asynchronous Timing – Read Diagram

56 Asynchronous Timing – Write Diagram

57 Asynchronous Timing – Write Diagram

58 PCI Bus PCI : Peripheral Component Interconnect
PCI membawa kinerja sistem menjadi lebih baik untuk subsistem I/O berkecepatan tinggi spt: Graphic Display Adapter, Network interface controller, Disk controller, dll. PCI memerlukan lebih sedikit chip. Intel sdh menggunakan pd sistem yg berbaisi Pentium (1990) Address & Data 32 time mux lines for address/data Arbitration Not shared Direct connection to PCI bus arbiter

59 PCI Bus Interrupt lines Cache support 64-bit Bus Extension
Not shared Cache support 64-bit Bus Extension Additional 32 lines Time multiplexed 2 lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan For testing procedures

60 PCI Commands Transaction between initiator (master) and target
Ketika Master memperoleh kontrol bus, master menentukan jenis transaksi: Contoh: I/O read/write Address phase One or more data phases

61

62

63

64 PCI Read Timing Diagram

65 PCI Bus Arbitration

66 Foreground Reading Stallings, chapter 3 (all of it)
In fact, read the whole site!