Organisai dan arsitektur komputer

Presentasi berjudul: "Organisai dan arsitektur komputer"— Transcript presentasi:

1 Organisai dan arsitektur komputer
Pertemuan 9 : CPU (CENTRAL PROCESSING UNIT)

2 KOMPONEN UTAMA CPU 1.ArihtmeticLogikalUnit (ALU) 2. Control Unit 3. Register 4. Internal Bus

3 Komponen Internal CPU

4 Detail CPU Internal Structure

5 FUNGSI UTAMA CPU Fungsi CPU
: Menjalankan program – program yang disimpan dalam memori utama dengan cara mengambil instruksi – instruksi, menguji instruksi tersebut dan mengeksekusinya satu persatu sesuai alur perintah. Proses eksekusi dalam CPU ada dua langkah : 1. Fetch Instruction (Mengambil Instruksi) 2. Execute instruction (Pelaksanaan Instruksi)

6 Gambar Siklus instruksi dasar

7 Siklus Fetch - Eksekusi

8 Instruction Addess Calculation (IAC), yaitu mengkalkulasi atau menentukan alamat instruksi berikutnya yang akan dieksekusi. Biasanya melibatkan penambahan bilangan tetap ke alamat instruksi sebelumnya. Misalnya: bila panjang setiap instruksi 16 bit padahal memori memiliki panjang 8 bit, maka tambahkan 2 ke alamat sebelumnya.

9 Instruction Fetch (IF), yaitu membaca atau pengambil instruksi dari lokasi memorinya ke CPU.
Instruction Operation Decoding (IOD), yaitu menganalisa instruksi untuk menentukan jenis operasi yang akan dibentuk dan operand yang akan digunakan. Operand Address Calculation (OAC), yaitu menentukan alamat operand, hal ini dilakukan apabila melibatkan referensi operand pada memori.

10 Operand Fetch (OF), adalah mengambil operand dari memori atau dari modul I/O.
Data Operation (DO), yaitu membentuk operasi yang diperintahkan dalam instruksi. Operand store (OS), yaitu menyimpan hasil eksekusi ke dalam memori.

11 Data Flow (Instruction Fetch)
PC contains address of next instruction Address moved to MAR Address placed on address bus Control unit requests memory read Result placed on data bus, copied to MBR, then to IR Meanwhile PC incremented by 1

12 Data Flow (Data Fetch) IR is examined
If indirect addressing, indirect cycle is performed Right most N bits of MBR transferred to MAR Control unit requests memory read Result (address of operand) moved to MBR

13 Data Flow (Fetch Diagram)

14 Data Flow (Execute) May take many forms
Depends on instruction being executed May include Memory read/write Input/Output Register transfers ALU operations

15 Data Flow (Interrupt) Simple Predictable
Current PC saved to allow resumption after interrupt Contents of PC copied to MBR Special memory location (e.g. stack pointer) loaded to MAR MBR written to memory PC loaded with address of interrupt handling routine Next instruction (first of interrupt handler) can be fetched

16 Fungsi Interrupt Fungsi interupsi adalah mekanisme penghentian atau pengalihan pengolahan instruksi dalam CPU kepada routine interupsi. Tujuan interupsi secara umum untuk menejemen pengeksekusian routine instruksi agar efektif dan efisien antar CPU dan modul – modul I/O maupun memori

17 Data Flow (Interrupt Diagram)

18 Macam–macam kelas sinyal interupsi :
Program, yaitu interupsi yang dibangkitkan dengan beberapa kondisi yang terjadi pada hasil eksekusi program. Contohnya: arimatika overflow, pembagian nol, oparasi ilegal. Timer, adalah interupsi yang dibangkitkan pewaktuan dalam prosesor. Sinyal ini memungkinkan sistem operasi menjalankan fungsi tertentu secara reguler. I/O, sinyal interupsi yang dibangkitkan oleh modul I/O sehubungan pemberitahuan kondisi error dan penyelesaian suatu operasi. Hardware failure, adalah interupsi yang dibangkitkan oleh kegagalan daya atau kesalahan paritas memori.

19 Siklus eksekusi instruksi dengan interrupt

20 Untuk sistem operasi yang kompleks sangat dimungkinkan adanya interupsi ganda (multiple interrupt). Misalnya: Suatu komputer akan menerima permintaan interupsi saat proses pencetakan dengan printer selesai, disamping itu dimungkinkan dari saluran komunikasi akan mengirimkan permintaan interupsi setiap kali data tiba.

21 Dua pendekatan untuk interupsi ganda:
Pengolahan interupsi berurutan / sekuensial : menolak atau tidak mengizinkan interupsi lain saat suatu interupsi ditangani prosesor. Kemudian setelah prosesor selesai menangani suatu interupsi maka interupsi lain baru di tangani. Pengolahan interupsi bersarang : dengan mendefinisikan prioritas bagi interupsi dan interrupt handler mengizinkan interupsi berprioritas lebih tinggi ditangani terlebih dahulu

22 Transfer pengendalian pada interupsi ganda

23 Contoh kasus: suatu sistem memiliki tiga perangkat I/O: printer, disk, dan saluran komunikasi, masing –masing prioritasnya 2, 4 dan 5. Pada awal sistem melakukan pencetakan dengan printer, saat itu terdapat pengiriman data pada saluran komunikasi sehingga modul komunikasi meminta interupsi. Proses selanjutnya adalah pengalihan eksekusi interupsi mudul komunikasi, sedangkan interupsi printer ditangguhkan. Saat pengeksekusian modul komunikasi terjadi interupsi disk, namun karena prioritasnya lebih rendah maka interupsi disk ditangguhkan. Setelah interupsi modul komunikasi selesai akan dilanjutkan interupsi yang memiliki prioritas lebih tinggi, yaitu disk. Bila nterupsi disk selesai dilanjutkan eksekusi interupsi printer. Selanjutnya dilanjutkan eksekusi program utama.

24 Pipelining Fetch instruction Decode instruction
Calculate operands (i.e. EAs) Fetch operands Execute instructions Write result Overlap these operations

25 Two Stage Instruction Pipeline

26 Six Stage Instruction Pipeline

27 REGISTER Memiliki 2 fungsi: User Visibel Register
General Purpose Register Register Alamat Register Data Register KodeStatus Kondisi(Flag) 2. Control dan Status Register Program Counter (PC) 2. Instruction Register (IR) 3. Memory Address Register (MAR) 4. MemoriBuffer Register (MBR)