Reduced Instruction Set Computer(RISC)

Presentasi berjudul: "Reduced Instruction Set Computer(RISC)"— Transcript presentasi:

1 Reduced Instruction Set Computer(RISC)
Tujuan Memahami Alasan mengapa digunakan menggunakan RISC Memahami Kareteristik RISC Memahami Ciri-ciri RISC dan CISC Memahami proses pipelining pada RISC Memahami mesin RISC

2 Tonggak Perkembangan Arsitektur Komputer
family concept microprogrammed control unit cache memory pipelining multiprocessor RISC

3 Reduced Instruction Set Computer (RISC)
rancangan arsitektur CPU yang mengambil dasar filosofi bahwa prosesor dibuat dengan arsitektur yang tidak rumit dengan membatasi jumlah instruksi hanya pada instruksi dasar yang diperlukan saja. Kata "reduced", berarti pengurangan pada set instruksinya. Rancangan ini berawal dari pertimbangan — pertimbangan dan analisa model perancangan lain yang kompleks, sehingga harus ada pengurangan set instruksinya.

4 Perkembangan RISC 1980 oleh John Cocke di IBM dengan menghasilkan
minikomputer eksperimental 801 1980 kelompok Barkeley yang dipimpin David Patterson mulai meneliti rancangan RISC menghasilkan RISC-1 dan RISC-2 1981 John Hennessy dari Standford merancang RISC walau agak berbeda dengan nama MIPS

5 superscalar, operasi floating point
Pemakai Teknik RISC Didominasi oleh IBM dengan Intel Insidenya Prosesor PowerPC adalah prosesor buatan Motorola yang menjadi otak utama komputer Apple Macintoch memakai teknik RISC dalam desainnya Macintosh, DEC, dan SUN adalah komputer yang handal dengan sistem pipelining, superscalar, operasi floating point

6 Karakteristik RISC Siklus instruksi. Operasi Pertukaran data.
Mode pengalamatan. Format instruksi.

7 Siklus Instruksi Satu instruksi per siklus mesin.
Siklus mesin ditentukan oleh waktu yang digunakan untuk mengambil dua buah operand dari register, melakukan operasi ALU, dan menyimpan hasil operasinya ke dalam register. RISC adalah rancangan prosesor yang sederhana, tetapi dalam kesederhanaan tersebut didapatkan kecepatan operasi tiap — tiap siklus instruksinya. Instruksi dibatasi hanya menyediakan instruksi dasar saja. Fungsi — fungsi yang kompleks akan diterjemahkan dalam operasi instruksi — instruksi dasar

8 Operasi Pertukaran Data
Berbentukpertukaran data dari register e register. Dengan mengoptimalkan penggunaan memori register diharapkan siklus operasi semakin cepat. Register adalah memori yang paling cepat dibandingkan cache maupun memori utama. Dengan penyederhanaan instruksi maka operasi unit kontrol juga akan sederhana dan cepat. Penekanan penggunaan operasi dari register ke register adalah hal yang unik pada rancangan RISC. Rancangan kontemporer lainnya memiliki instruksi register ke register juga, namun juga melibatkan operasi langsung ke memori utama dalam fetch

9 Mode Pengalamatan Fitur rancangan ini juga dapat
menyederhanakan sel instruksi dan unit kontrol. Dengan mode pengalamatan yang sederhana akan didapatkan operasi pengambilan data dan penyimpanan data semakin cepat.

10 Format Instruksi Umumnya hanya digunakan sebuah format atau
beberapa format saja untuk menyederhanakan implementasi perangkat kerasnya. Panjang instruksi tetap dan disamakan dengan panjang word yang digunakan. Panjang field dibuat sama dan tetap Kelebihannya adalah, dengan menggunakan field yang tetap maka pengkodean opcode dan pengaksesan operand register dapat dilakukan secara bersamaan. Format yang sederhana juga akan memudahkan kerja unit kontrol.

11 operasi — operasi aritmetika.
Ringkasan Rancangan RISC Instruksi berukuran tunggal. Ukuran instruksi umumnya 4 byte. Jumlah mode pengalamatan data sedikit, biasanya kurang dari lima macam. Tidak mengenal pengelamatan tak langsung. Tidak terdapat operasi yang menggabungkan operasi ambil data dan simpan data dengan operasi — operasi aritmetika.

12 Ringkasan Rancangan RISC
Tidakterdapat lebih dari satu operand beralamat memori per instruksi. Jumlah maksimum pemakaian memory menegement unit (MMU) bagi suatu alamat data adalah satu instruksi. Jumlah bit bagi integer integer specifier sama dengan lima atau lebih. Ini berarti sedikitnya 32 buah register integer dapat direferensikan sekaligus secara eksplisit. Jumlah bit bagi floating point register specifier sama dengan empat atau lebih, sehingga sedikitnya 16 buah register floating point dapat direferensikan bersama secara eksplisit.

13 Kelebihan Rancangan RISC
•Kinerja Sistem CPU ➢optimalisasi dan pengefektifan kompiler ➢dengan menggunakan instruksi yang sederhana terdapat kemungkinan untuk : memindahkan fungsi fungsi keluar loop melakukan reorganisasi kode untuk efisiensi memaksimalkan pemakaian register melakukan perhitungan bagian instruksi kompleks pada saat waktu kompilasi Memudahkan kerja unit kontrol Memudahkan implementasi pipelining

14 Kelebihan Rancangan RISC
• Implementasi Perangkat Keras Kesederhanaan instruksi dan unit kontrol menghasilkan hardware sederhana Hardware sederhana dapat diletakan dalam satu keping tunggal Hardware sederhana menghasilkan proses hardware, dimensi yang lebih kecil, konsumsi daya rendah dan lebih ekonomis

15 RISC versus CISC Procesor Power PC dari Motorola adalah
otak utama komputer Apple Macintosh RISC: Macintosh SUN DEC Procesor Intel Pentium sebagai procesor CISC (Complex Instruction Set Computer).

16 CICS (68HC11 buatan Motorola dan 80C51
RISC versus CISC Perbedaan utama dari keduanya adalah jumlah set instruksi Mana yang lebih baik antara set instruksi yang sedikit atau banyak ? Sebagai pembanding adalah RISC (keluarga PIC12/16CXX dari Microchip dan COP8 buatan National Semiconductor) CICS (68HC11 buatan Motorola dan 80C51 dari Intel)

17 Pipelining RISC metode untuk meningkatkan kinerja sistem komputer.
instruksi yang bisa dilakukan akan dikerjakan tanpa menunggu instruksi sebelumnya selesai. sangat baik untuk mengantisipasi waktu tunggu prosesor terhadap kerja komponan lainnya.

18 Fase - Fase Operasi Komputer
F : instruksi fetch (pengambilan dari register atau memori) E : eksekusi (melakukan operasi pada ALU) M : memori (operasi penyimpanan dari register ke memori)

19 Pipelining (1) Pipelining akan lebih mudah diimplementasikan
bila set instruksi sederhana dan teratur. Kebanyakan rancangan komputer memiliki panjang set instruksi yang sama sehingga tidak ada masalah dalam hal ini. Hal yang perlu diperhatikan adalah durasi antar set instruksi, karena tidak semua operasi memiliki waktu operasi yang sama. Operasi perpindahan data antar register lebih cepat daripada akses ke memori utama. Keteraturan dan durasi akan sulit diantisipasi bila set instruksi beragam, ada yang sederhana dan ada yang kompleks seperti rancangan CISC.

20 sehingga akan mudah melakukan penjadwalan
Pipelining (2) Karena pertimbangan inilah RISC lebih mudah menerapkan pipelining untuk meningkatkan kinerjanya. Instruksi — instruksi RISC dibuat sederhana sehingga hampir durasi eksekusi instruksi sama sehingga akan mudah melakukan penjadwalan operasi pada teknik pipelining-nya. Disamping keteraturan instruksi, untuk memperoleh pipelining yang optimal harus dipertimbangkan kecepatan kerja komponen — komponen komputer, penjadwalan instruksi yang tepat dan alokasi register yang dinamis.

21 Kesimpulan (1) Prosesor RISC, yang berkembang dari riset
akademis telah menjadi prosesor komersial yang terbukti mampu beroperasi lebih cepat dengan penggunaan luas chip yang efisien. Bila teknik emulasi terus dikembangkan maka pemakai tidak perlu lagi mempedulikan prosesor apa yang ada di dalam sistem komputernya, selama prosesor tersebut dapat menjalankan sistem operasi ataupun program aplikasi yang diinginkan.

22 Kesimpulan (2) Perkembangan kontroversi RISC dan
CISC disebabkan karena terjadinya semakin konvergensinya teknologi. Dengan semakin bertambahnya Kerapatan keeping dan semakin cepatnya perangkat keras,maka system RISC menjadi semakin kompleks. Bersamaan dengan hal itu, Untuk mencapai kinerja yang maksimum, rancangan CISC telah difokuskan terhadap masalah-masalah tradisional yang berkaitan dengan RISC, seperti misalnya pertambahan jumlah register general purpose dan penekanan pada Rancangan pipeline instruksi.

23 Referensi : William Stallings , Computer Organization and Architecture, 1996 Riyanto Sigit, ST., MKom , Nur Rosyid Mubtada’i, SKom , Setiawardhana, ST, Hero Yudo Martono, ST , ITS