PERKALIAN Operasi Aritmatika.

Presentasi berjudul: "PERKALIAN Operasi Aritmatika."— Transcript presentasi:

1 PERKALIAN Operasi Aritmatika

2 Pengalian Operasi pengalian lebih rumit dibandingkan operasi penjumlahan atau pengurangan, baik dalam hardware maupun software Ada beberapa jenis algoritma yang digunakan dalam bermacam-macam komputer

3 Pengalian – Unsigned Integer
1 Multiplicand (11) x Mutiplier (13) Partial Product Product (143)

4 Pengalian – Unsigned Integer
Pengalian meliputi pembentukan beberapa perkalian parsial untuk setiap digit dalam multiplier. Perkalian parsial ini kemudian dijumlahkan untuk mendapatkan hasil pengalian akhir Bila bit multiplier sama dengan 0, maka hasil pengaliannya 0. Bila bit multiplier 1, maka hasil pengaliannya sama dengan mutiplier Hasil pengalian akhir diperoleh dengan menjumlahkan perkalian parsial tersebut. Setiap hasil perkalian parsial yang berurutan digeser satu posisi ke kiri relatif terhadap hasil perkalian sebelumnya. Pengalian dua buah integer biner n-bit menghasilkan hasil perkalian sampai 2n-bit

5 Pengalian – Unsigned Integer
Control Logic membaca bit-bit multiplier satu persatu Bila Q0 = 1, multiplicand ditambahkan ke register A; hasilnya disimpan ke register A; setelah itu seluruh bit di register C, A dan Q digeser ke kanan 1 bit. Bila Q0 = 0, tidak terjadi penambahan; seluruh bit di register C, A dan Q digeser ke kanan 1 bit. Proses tersebut dilakukan secara berulang untuk setiap bit multiplier Hasil perkalian akhir tersimpan di register A dan Q.

6 Pengalian – Unsigned Integer

7 Pengalian – Unsigned Integer
yg diambil selalu Q0 M=1011

8 Pengalian Komplemen-2 Dengan algoritma pengalian di atas
1011 * 1101 = Perkalian unsigned integer : 11 * 13 = 143 Perkalian komplemen-2 : -5 * -3 = -113 perkalian tidak berfungsi jika multiplicand dan/atau multiplier-nya negatif

9 Perkalian unsign & komplemen-2
Ada beberapa cara untuk menangani hal tersebut: konversi multiplier dan multicand jadi positif, dikalikan; cari komplemen-2 dari hasilnya jika tanda multiplier dan multiplicand berbeda Menggunakan algoritma lain yang tidak memerlukan transformasi, misalnya Algoritma Booth

10 Algoritma Booth memiliki kelebihan kecepatan proses perkaliannya, relatif terhadap pendekatan langsung terdapat register Q(multiplier), M(multiplicand), A(accumulator), dan register 1-bit di kanan Q yg ditandai dengan Q-1 hasil perkalian tersimpan di A dan Q

11 Algoritma Booth A dan Q-1 diinisialisasi 0
control logic memeriksa bit-bit multiplier satu-persatu beserta bit di kanannya Jika kedua bit sama (1-1 atau 0-0), maka seluruh bit di A, Q dan Q-1 digeser 1-bit ke kanan jika kedua bit berbeda, multiplicand ditambahkan (0-1) atau dikurangkan (1-0) ke register A, kemudian digeser ke kanan pergeseran menggunakan Arithmetic Shift contoh : 

12 Algoritma Booth

13 Algoritma Booth contoh : 0111 * 0011 =

14 Algoritma Booth 1 – 0 0 – 1 1 - 0 sub shift add 1101

15 Pembagian Operasi Aritmatika

16 Pembagian-Unsigned Binary
1 3 4 7 T.Informatika UAD

17 Pembagian-Unsigned Binary
M  divisor A,Q  dividend Count  n

18 Pembagian-Unsigned Binary
: 1011 = E A Q Initial Shift Left A  A - M Set Q0 Shift Left A  A - M Set Q0 Shift Left A  A - M A  A + M (restore A) Shift Left A  A - M Set Q0 M = 1011 M’ = 0101 (2nd-c) remainder quotient

19 Pembagian Komplemen-2 Muatkan divisor ke M, dividend ke A dan Q. dividend diekspresikan sbg komplemen-2 2n-bit. Geser A dan Q 1-bit ke kiri Bila M dan A memiliki tanda yg sama, lakukan A  A – M; bila tandanya beda, A  A + M Operasi tsb akan berhasil bila tanda A sesudah dan sebelum operasi sama bila berhasil (A dan Q = 0), set Q0  1 bila gagal (A dan Q <> 0), reset Q0  0 dan simpan A sebelumnya Ulangi langkah 2 sampai 4 utk setiap posisi bit di Q Bila tanda divisor dan dividend sama maka quotient ada di Q, jika tidak quotient adalah komplemen-2 dari Q. Remainder ada di A.

20 Pembagian Komplemen-2

21 Pembagian Komplemen-2

22 Pembagian Komplemen-2

23 Pembagian Komplemen-2 (-7)/(3) dan (7)/(-3) akan menghasilkan remainder yang berbeda. Hal ini disebabkan operasi pembagian didefinisikan sebagai D = Q * V + R dengan D = dividend Q = quotient V = divisor R = remainder

24 Daftar Pustaka: William Stallings, Computer and Architecture E. Haodudin Nurkifli, Universitas Ahmad Dahlan