RANGKAIAN LOGIKA KOMBINASIONAL

Presentasi berjudul: "RANGKAIAN LOGIKA KOMBINASIONAL"— Transcript presentasi:

1 RANGKAIAN LOGIKA KOMBINASIONAL
Pertemuan 9 Dosen : I Made Astawa

2 ENCODER Encoder adalah rangkaian kombinasi yang
merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2n input dan n output. Tabel kebenaran Encoder 4 to 2 INPUT OUTPUT I I I I3 X Y X = I2 + I3 Y = I1 + I3

3 MULTIPLEXER ( MUX ) Blok Diagram Logika Mux. Mux N x 1 1 n A B Output
1 Input Data Output n A B Select / address

4 PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX
1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. 2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. 3. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. 4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0 5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

5 Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4 x 1). Jawab:
Contoh ! Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4 x 1). Jawab: Tabel Kebenaran. Minterm I N P U T O U T P U T A B C F 1 2 3 4 5 6 7

6 Catatan. Input Variabel A diambil sebagai data sedangkan B dan C sebagai address. Tabel Implementasi. I0 I1 I2 I3 A 1

7 GAMBAR RANGKAIAN LOGIKA
Mux 4 X 1 I I0 I1 F A I2 I3 B C

8 2-to-1-Line Multiplexer
Since 2 = 21, n = 1 The single selection variable S has two values: S = 0 selects input I0 S = 1 selects input I1 The equation: Y = S’I0 + SI1 The circuit:

9 Example: 4-to-1-line Multiplexer
2-to-22-line decoder 22 ´ 2 AND-OR

10 Other Selection Implementations
Three-state logic in place of AND-OR

11 DEMULTIPLEXER (DEMUX)
Blok Diagram Logika DEMUX DEMUX 1 x (n + 1) I Input Select/address B A Y0 Y1 Y n

12 SUBTRACTOR Untuk memahami azas – azas rangkaian
pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : 1. Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0 dan Borrow 1

13 SUBTRACTOR Aturan tersebut kita nyatakan dalam tabel kebenaran.
I N P U T O U T P U T A B DI BO 1 A B Bo DI +

14 SUBTRACTOR Simbol Half Subtractor (HS) Persamaan output.
Untuk DI = A’B + A’B = A + B Bo = A’ B HS A B Bo DI

15 RANGKAIAN LOGIKA HS A DI B BO

16 FULL SUBTRACTOR - Tabel kebenaran I N P U T O U T P U T A B BO (i) DI
BO (o) 1 A B BO (i) BO (o) DI -

17 FULL SUBTRACTOR Simbol Full Subtractor (FS) BO (i) DI A FS BO (o) B

18 RANGKAIAN LOGIKA FULL SUBTRACTOR
BO (i) A B DI BO (o)

19 RANGKAIAN LOGIKA FULL SUBTRACTOR
Atau BO (i) HS DI A BO (o) B

20 COMPARATOR Adalah suatu rangkaian kombinasi yang
berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator Comparator A>B A<B A=B A B

21 CONTOH. Rancang rangkaian kombinasi sebagai
Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran. I N P U T O U T P U T A B A > B A < B A = B 1

22 CONTOH. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B
F (A = B) = (AB)’ + AB = (A + B)’

23 CONTOH. Rangkaian Logika A A>B A<B B A=B