Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom

Presentasi berjudul: "Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom"— Transcript presentasi:

1 Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
Sekolah Tinggi Teknologi Nurul Jadid Program Studi Teknik Informatika

2 Abstract… Rangkaian sekuensial selain outputnya tergantung keadaan inputnya, juga tergantung pada keadaan outputnya Karenanya, pada rangkaian sekuensial terdapat unit untuk penyimpan untuk mengingat keadaan output sebelumnya

3 Rangkaian Kombinasional
Diagram Blok i0 f0 Rangkaian Kombinasional ik fm Bit-bit keadaan Elemen Penyimpanan Sinyal Sinkronisasi

4 Flip Flop Merupakan sel biner yang mampu menyimpan data 1 bit, sehingga dinamakan pula memori 1 bit Memiliki dua buah output: - untuk output dari data yang disimpan - komplemennya

5 Jenis Flip-Flop Set Reset S-R Canggih JK D T

6 FF Set Reset Memori yang melakukan penyimpanan data dengan cara memberi sinyal pada input Set dan Reset yang dimilikinya FF Ser Reset dapat dibentuk dengan gerbang NOR dan gerbang NAND

7 Qn=R+Qn-1 Qn=S+Qn-1 Qn=S.Qn-1 Qn=R.Qn-1

8 INPUT OUTPUT S R Qn 1 Qn-1 ? INPUT OUTPUT S R Qn 1 ?

9 FF SR Canggih Pengembangan dari SR dengan tambahan : - Clock : untuk sinkronisasi/pengaktifan - Preset : memberikan set awal dan aksi tidak terpengaruh clock - Clear : memberikan reset awal dan tidak terpangaruh clock

10 Rangkaian FF SR Canggih

11 Ujilah S R P C Keadaan awal Antara clock 1 dan 2 1 Clock 2
Antara clock 1 dan 2 1 Clock 2 Antara clock 2 dan 3 Clock 3 Clock 4 Clock 5 Clock 6 Clock 7 Clock 8 Clock 9

12 Flip Flop JK Mengatasi kelemahan S-R yang tidak mendefinisikan output saat S-R tinggi untuk NOR dan S-R rendah untuk NAND

13

14 Tabel Kebenaran FF JK INPUT OUTPUT J K S=JQn-1 R=KQn-1 Qn-1 Qn KEADAAN
SET (Qn=1) RESET (Qn=0) TETAP (Qn=Qn-1) KOMPLEMEN

15 Flip Flop D Flip Flop D dibangun dengan menggunakan flip flop R

16 Tabel Kebenaran INPUT OUTPUT D Qn-1 Qn KEADAAN 1 RESET (Qn=0)
1 RESET (Qn=0) SET (Qn=1)

17 Flip Flop T Pengembangan JK
FF JK inputnya dihubungkan menjadi satu sehingga diperoleh FF yang membalik output sebelumnya jika inputnya tinggi, dan output bernilai tetap jika inputnya rendah

18 Tabel Kebenaran INPUT OUTPUT T Qn-1 Qn KEADAAN 1 Tetap (Qn=Qn-1)
1 Tetap (Qn=Qn-1) Membalik (Qn=Qn-1)