Bab 8 Field Effect Transistor (FET)

Presentasi berjudul: "Bab 8 Field Effect Transistor (FET)"— Transcript presentasi:

1 Bab 8 Field Effect Transistor (FET)
By : M. Ramdhani

2 Perbedaan FET dan BJT BJT  Bipolar device (dua carrier : elektron dan hole) FET  Unipolar device (satu carrier : elektron / n-channel atau hole / p-channel)

3 Struktur FET FET JFET (Junction FET) JFET kanal n JFET kanal P MOSFET
(Metal Oxide Semiconduktor FET) Depletion Mode Enhancement Mode

4 Perbedaan JFET dan MOSFET
Struktur dan karakteristiknya Lapisan oksidasi pada MOSFET MOSFET bisa tegangan GS positif

5 JFET kanal n

6 Jika G-S tidak diberikan bias (VGS=0) maka deplesi hanya pada sambungan PN saja masih ada celah kanal n maka dengan hanya memberikan D-S tegangan kecil (VDS kecil) maka arus drain (ID) mengalir Jika VDS dinaikkan terus saat VGS=0, maka VDS= VDG dimana tipe p hole-nya pada G ditarik oleh tegangan negatif sehingga deplesi semakin mengecil kanal membesar akan didapatkan ID konstan. Jika terus dinaikkan, akan dicapai saluran diapit oleh daerah deplesi pada daerah sekitar Drain, yang nilainya sama dengan bias balik VDG atau VDG = - VP VGS=0  VGD + VDS = VGS = 0  VDS = - VGD  VDS = VDG  VS = VG

7 Kenaikkan lebih lanjut tidak akan merubah bentuk saluran ID tetap konstan pada nilainya yang dicapai saat VDS= - VP Jika VGS dinaikkan maka deplesi semakin melebar dan suatu saat didapatkan arus drain sama dengan nol dan saat itulah dikatakan VGS=Vp  tegangan pinch off

8 Kurva karakteristik Drain

9 Kurva karakteristik Drain
Daerah Ohmic/ trioda

10 Kurva karakteristik Drain
Daerah aktif/pinch off/saturasi

11 Daerah Ohmic/Trioda

12 Daerah Aktif/ Pinch Off

13 Kurva Transfer Tegangan minimum GS yang diberikan atau tegang reverse maksimum yang mengakobatkan ID = 0 disebut Vp Nilai ID maksi sebelum nilai tegangan GS positif atau tega revers negatif disebut IDSS

14 JFET kanal p

15 MOSFET depletion mode Saat GS=0  ID=IDSS diharapkan deplesi maksimum, saat GS (-) Gate akan mendorong e pd n dan menarik hole pd p deplesi semakin tebal sehingga semakin negatif GS arus ID semakin kecil, saat GS (+) Gate akan menarik e pd n dan hole pd p ke arah sambungan substrat sehingga deplesi terbuka arus semakin besar

16 Kurva Karakteristik

17 Daerah Ohmic/Trioda

18 Daerah Aktif/Pinch Off/Saturasi

19 Simbol MOSFET depletion mode

20 MOSFET enhancement mode
Saat GS=0  ID=0, saat GS (+) maka hole pada p tertekan kearah ujung substart akan menimbulkan kekosongan hole yang diisi oleh e sehingga muncul lapisan e, lapiasn e membenuk n sehingga ID bisa mengalir. GS yg menghasilkan arus pertama kali disebut VGS threshod  VT

21 Kurva karakteristik

22 Daerah Ohmic/Trioda

23 Daerah Aktif/ Pinch Off

24 Simbol MOSFET enhancement mode

25 Karakteristik FET Operasinya tergantung pada aliran pembawa mayoritas saja. Mudah dibuat dalam bentuk IC dan memerlukan tempat lebih sedikit dalam IC. Rin tinggi (ratusan M). Derau lebih rendah dibandingkan transistor bipolar. Hasil kali penguatan dan lebar band frekuensi lebih kecil. gm FET < gm transistor bipolar. Konsumsi daya kecil