XV. RANGKAIAN SEKUENSIAL ASINKRON

Presentasi berjudul: "XV. RANGKAIAN SEKUENSIAL ASINKRON"— Transcript presentasi:

1 XV. RANGKAIAN SEKUENSIAL ASINKRON
A. PENDAHULUAN Rangkaian sekuensial asinkron tergantung pada signal input eksternal untuk melakukan oengubahan yang ditentukan oleh variabel state. Setiap signal yang tidak disinkronkan (dengan clock) disebut ASINKRON karena pengubahan dari kondisi 1 ke 0 dan sebaliknya tidak dapat di prediksi.

2 Lanjutan …… Rangkaian Asinkron dapat didefinisikan sebagai rangkaian dimana signal eksistensinya pada suatu saat, ditentukan oleh perubahan logika salah satu dari signal signal input eksternal. Setiap input eksternal hanya dapat berubah 1 pada 1 saat, dan rangkaian berada pada kondisi stabil (semua signal rangkaian harus berada pada kondisi stabil, yaitu mereka berada pada kondisi steady state bila ada terjadi perubahan.

3 B. PROSEDUR PERANCANGAN
1. Ubahlah spesifikasi perancangan kedalam diagram waktu (Timing Diagram) State Diagram (Diagram keadaan). 2. Buatlah primitive Flow Map (tabel bagan alir). 3. Gunakan tabel Implikasi untuk memperoleh pasangan-pasangan yang sama atau Compatible state. Gunakan diagram penggabungan (Merge Diagram) untuk memilih kumpulan-kumpulan state yang dapat digabung untuk memperoleh jumlah state minimum.

4 LANJUTAN …… 4. Buatlah Diagram alir (Flow Map) yang telah disederhanakan, dari hasil langkah 3. 5. Tentukan variabel state, nama-nama variabel state dan pilih kode biner untuk state yang bebas race. Buatlah K-Map untuk Next State dan eksitasi input. Buatlah persamaan output Next State bebas Hazard dan eksitasi input (bila menggunakan SR – Latch), gambar rangkaian logika.

5 C. KONDISI RACE Kondisi race dikatakan ada pada suatu rangkaian sekuensial jika 2 atau lebih variabel state biner berubah nilainya sebagai respon dari adanya perubahan variabel input. Jika waktu tunda (delay) yang tidak sama dihadapi pada sutu rangkaian sekuensial, maka kondisi race dapat menyebabkan variabek state berubah denga cara yang tidak dapat diramalkan. Sebagai contoh misalnya variabel state harus berubah dari 00 ke 11 jika variabel pertama berubah lebih cepat dari variabel kedua maka perubahan terjadi menurut urutan 00 ke 10 dan kemudian ke 11. Sebaliknya jika variabel kedua lebih cepat dari yang pertama maka perubahan terjadi menurut urutan 00–01–11.

6 Jika state akhir yang stabil tidak tergantung pada ururtan cara perubahan variabel state maka disebut non critical race. (seperti contoh diatas perubahan dari 00 – 11 bisa melalui 01 tau 10). Jika state akhir yang stabil tergantung pada urutan perubahan variabel state maka race yang seperti ini disebut critical race. Critical race harus dihindari dalam merancang rangkaian sekuensial dan dilakukan dengan memberikan nilai biner yang berbeda hanya 1 bit dari satu ke state yang lain. Cara ini dinamakan race free state assignment. Contoh : Membuat race free state assignmet untuk tabel primitive flow yang terdiri dari 3 baris. X1X2 Present State 00 01 11 10 a b c

7 Jika diagram transisinya digambarkan berdasarkan tabel diatas, maka akan diperoleh gambar dibawah ini. Dapat diketahui bahwa transisi dari a ke c dan dari c ke a akan menimbulkan race karena terjadi perubahan sebanyak 2 bit dari 00 ke 11. Agar bebas race dilakukan dengan menambahkan baris ke 4 pada tabel floe yang dinamakan d dan diberikan nilai biner 10 sehingga transisi dari a ke c dan sebaliknya harus melalui d. Untuk itu pada baris pertama pada kolom 11 harus diubah dari c menjadi d dan baris ke 4 kolom 11 diisi dengan c. Kemudian baris ke 3 kolom 00 diubah dari c menjadi d dan baris ke 4 kolom 00 diisi dengan a. a 00 b 01 d c 11

8 Tabel flow dan diagram transisinya sekarang menjadi seperti dibawah ini
X1X2 Present State 00 01 11 10 a b d c - a 00 b 01 d c 11

9 Contoh. Rancanglah rangkaian sekuensial
Contoh. Rancanglah rangkaian sekuensial asinkron free race yang mempunyai timing diagram seperti dibawah ini. a b c d e f g States X1 X2 Z Timing Diagram

10 Tabel keadaan dan tabel primitive flow dari timing diagram diatas serta tabel implikasinya dapat dibuat seperti dibawah ini. Input Output State X1 X2 Z a 1 b c d e f g

11 Tabel Implikasi InputX1X2 Output 00 01 11 10 Z a - b c d e f 1 g b √ c
c d e f 1 g b √ c d a=e ? X e X f a=g ?√ d=f ? X e=f ? X g a Tabel Implikasi

12 Merger Diagram d b a c f g e
Dari tabel implikasi dapat diperoleh pasangan state yang kompatibel dan merger diagram sebagai berikut : a,b a,c a,f a,g b,c b,d b,f b,g c,d f,g d b a c f g e Merger Diagram

13 Dari diagram merger, didapatkan kelompok dari state yang dapat digabungkan dimana salah satunya adalah (a,b,f,g), (c,d), (e) sehingga state a-g dapat direduksi menjadi 3 buah state yaitu i,j,k. X1X2 Present State 00 01 11 10 i=a,b,f,g f c b a j=c,d d - e k=e X1X2 Present State 00 01 11 10 i j - k I

14 X1X2 Present State y1y2 00 01 11 10 - Diagram transisinya digambarkan dibagian kiri dan untuk 3 buah state i,j,k diperlukan 2 buah state variabel yaitu y1y2 = 00,01,11 i 00 j 01 i 00 j 01 l 10 k 11 k 11

15 Untuk menghindarkan kondisi race akibat transisi state dari 11 ke 00, maka diantaranya disisipkan state l = 01 seperti terlihat pada gambar dibagian atas kanan. Tabel primitive flow hasil reduksi menjadi sbb. X1X2 Present State y1y2 00 01 11 10 - Pada tabel diatas terjadi perubahan pada baris 11 kolom 00 yang tadinya berisi 00 digantikan dengan 10. Pada baris 10 kolom 00 diisi dengan 00 dan pada baris 10 kolom yang lain diisi dengan stabil state dari baris diatasnya (seharusnya 3 buah don’t care) untuk menjamin tidak dihasilkan 10 dapat mengakibatkan rangkaian berjalan tidak semestinya.

16 Dengan cara ini jika dihasilkan state 11 kan beralih menjadi 00 setelah melalui state 10. Jika tabel yang telah direduksi dipisahkan menjadi 2 tabel untuk menyatakan next state Y1 dan Y2 maka akan diperoleh tabel sbb. Y1= X1X2 PS y1y2 00 01 11 10 Z - 1 Y2= X1X2 PS y1y2 00 01 11 10 Z 1 - Y1 = y1y2 + y2X1 Y2 = y1’y2 + X1’X2 + y2X1 Z = y1

17 Diagram logikanya seperti dibawah ini.
X1 Z X2 Y2 Y1

18 XVI. RANGKAIAN SEKUENSIAL ASINKRON
A. PRIMITIVE FLOW MAP (Tabel bagan alir) Primitive Flow Map adalah tabel dengan 1 stable state (keadaan stabil) yang dituliskan pada setiap baris dari tabel. Setiap present state (keadaan kini) dituliskan pada baris terpisah dan dituliskan pada sisi kiri tabel. Bila next state (keadaan berikutnya) sama dengan present state (keadaan kini), maka state tersebut diberi lingkaran untuk menunjukkan ia berada pada kondisi stabil.

19 Contoh …… Buatlah rangkaian dengan 2 input G (gate) dan D (data) dan 1 output Q. Informasi di D dipindah ke Q bila G=1. Output Q akan mengikuti D selama G=1. Bila G=0, informasi yang telah ada masukkan D, pada saat transisi terjadi, akan tetap outputnya Q. Rangkaian ini adalah rangkaian memory yang menerima masukkan D saat G=1, dan tetap outputnya bila G=0, sekali G=0, perubahan di D tidak akan mengubah Q.

20 Lanjutan …… Tabel untuk contoh. STATE I N P U T O U T P U T D G Q
KETERANGAN a b c d e f D = Q, Sebab G=1 Setelah state a/d Setelah state c Setelah state b/f Setelah state e

21 TABEL PRIMITIVE FLOW MAP
State DG 00 01 11 10 a c, - a , 0 b , - - , - b a , - b , 1 e , - c c , 0 d , - d c , - d , 0 e f , - e , 1 f f , 1 x , - = state tak stabil - , - = don’t care x , 0 = state stabil 0 output

22 B. FLOW TABLE (Penggabungan Diagram Alir)
Seringkali state table untuk rangkaian tidak dinyatakan secara lengkap. Dalam kasus semacam ini, keadaan berikut (Next State) dan output yang seharusnya terjadi dianggap sebagai don’t care. Keadaan – keadaan yang terjadi dinyatakan secara lengkap dapat digabung untuk mengurangi jumlah keadaan di Diagram alir (Flow table). Dengan demikian, 2 keadaan (state) yang tidak dinyatakan secara lengkap, dapat digabungkan disebut Compatible (bersesuaian).

23 Dua state disebut compatible jika untuk setiap
Input yang mungkin memiliki output yang sama dan keadaan berikut (Next state) adalah compatible. Langkah – langkah untuk memperoleh pasangan-pasangan compatible : 1. Tentukan pasangan-pasangan compatible dengan menggunakan table implikasi. 2. Tentukan maksimal compatible dengan menggunakan Diagram penggabungan. Tentukan kelompok-kelompok compatible menimum, yang mencakup semua keadaan (state) dan tertutup.

24 C. Pasangan Compatible Contoh prosedur untuk memperoleh pasangan compatible adalah sbb. Primitive flow table, pada tiap-tiap kotak berisi keadaan berikut dan keluaran tanda menunjukkan keadaan yang tidak ditentukan, atau keluaran yang tidak ditentukan dua keadaan compatible bila dalam setiap kolom pada baris-baris yang berhubungan. Diagram alir (Flow table) mereka adalah sama atau compatible dan jika tidak ada perubahan di keluaran. Misalkan : Baris a dan b adalah compatible; tetapi a dan f akan compatible jika c dan f compatible walaupun demikian, c dan f tidak compatible karena mereka memiliki perbedaan keluaran di kolom pertama.

25 Primitive flow map table
00 01 11 10 a c , - a , 0 b , - - , - b a , - b , 1 e , - c c , 0 d , - d d , 0 e f , - e , 1 f f , 1

26 Dari tabel Implikasi diperoleh pasangan- pasangan Compatible sbb:
Untuk membuat tabel Implikasi dari tabel primitive flow map pada contoh adalah sbb. Tabel Implikasi. Dari tabel Implikasi diperoleh pasangan- pasangan Compatible sbb: (a,b) (a,c) (a,d) (b,e) (b,f) (c,d) (e,f) b √ c d,e x d e c, f x d,e,c,f x x f a

27 XVII. RANGKAIAN SEKUENSIAL ASINKRON
A. MAXIMAL COMPATIBLE Maximal compatible adalah kelompok compatible-compatible yang memiliki kombinasi yang mungkin dari keadaan-keadaan compatible. Maximal compatible dapat diperoleh dari diagram penggabungan. Semua pasangan-pasangan compatible dapat diturunkan dari diagram penggabungan dengan melihat pola-pola Geometri yang menghubungkan ke keadaan-keadaan yang saling berhubungan.

28 Lanjutan ….. Titik yang terisolasi menunjukkan suatu keadaan (state) yang tidak compatible dengan keadaan lainnya. Sebuah garis menunjukkan pasangan compatible dengan 3 state, n state compatible ditunjukkan oleh diagram penggabungan dengan polygon n sisi,dengan diagonalnya saling berhubungan. Kumpulan maximal compatible dapat dipakai untuk menggabungkan diagram alir (Flow Table) dengan menentukan 1 baaris di tabel yang disederhanakan ke setiap anggota kelompoknya.

29 Contoh …… Untuk contoh dari pasangan compatible
(a,b) (a,c) (a,d) (b,e) (b,f) (c,d) (e,f) Maka pasangan maximal compatible adalah (a,b) (a,c,d) (b,e,f) a b f e c d

30 B. CLOSED COVERING CONDITION
Sekumpulan pasangan compatible tertutup apabila semua state tercakup didalamnya dan apabila ada Implies state pada tabel Implikasi, maka implikasi state tersebut juga tercakup di dalam pasangan state yang dicari. Pada contoh sebelumnya pasangan maximal compatible (a,b) (a,c,d) (b,e,f) jika (a,b) di hilangkan maka yang ditinggal adalah pasangan maximal compatible (a,c,d) (b,e,f) maka semua state tercakup dan tidak ada implies state maka pasangan (a,c,d) (b,e,f) memenuhi closed covering condition.

31 REDUCTION FLOW TABLE DG 00 01 11 10 c , 0 a , 0 b , - d , 0 f , 1
(a,c,d) (b,e,f) DG 00 01 11 10 a , 0 b , - b , 1 a , - Y (0) a (1) b

32 Transition Table Y = D G + Y G Output Table Z = Y DG 00 01 11 10 1 Y
1 Y a = 0 b = 1 Z Y 1 DG 00 01 11 10 - 1 Z = Y

33 GAMBAR RANGKAIAN LOGIKANYA
D G Z = Y

34 C. HAZARD Hazard adalah suatu kondisi yang terjadi jika sebuah variabel berubah akan menghasilkan perubahan output yang sementara, dimana seharusnya output ini tidak berubah. Pada rangkaian sekuensial dimana ada feedback. hazard dapat menyebabkan rangkaian sekuensial pergi ke state yang salah. Hazard dapat dijelaskan menggunakan rangkaian dibawah ini. Misalnya rangkaian dalam keadaan stabil total yX1X2 = 111, jika input X2 berubah dari 1 ke 0 maka keadaan stabil berikutnya harus 110 tetapi adanya delay pada rangkaian inverter menyebabkan AND 2 belum berubah sementara AND 1 sudah berubah yang akan mengakibatkan output berubah menjadi 0 sementara waktu sebelum akhirnya menjadi 1

35 Seharusnya yang terjadi
X1 Y X2 y 1 0 0 1 1 Seharusnya yang terjadi X1 Y X2 y 1 0 1 Kenyataan yang terjadi

36 Jika dibuat Karnaugh Map dari rangkaian diatas agar bebas hazard (hazard free) dapat ditabelkan dibawah ini. X1X2 y 00 01 11 10 1 X1X2 y 00 01 11 10 1 Y = X1X2 + yX2 Y = X1X2 + yX2 + yX1

37 Rangkaian sekuensial dengan hazard free menjadi seperti dibawah ini
X1 Y X2 y 1 0 1 Rangkaian sekuensial bebas hazard Pada contoh soal diatas perancangan rangkaian sebelumnya dapat ditambahkan persyaratan bebas hazard sehingga rangkaian harus ditambahkan gerbang AND dengan cara seperti diatas