Untai kombinasional dan sekuensial

Presentasi berjudul: "Untai kombinasional dan sekuensial"— Transcript presentasi:

1 Untai kombinasional dan sekuensial
Perancangan Komponen Terprogram

2 Review kemarin Mata kuliah PKT:
Fokus ke piranti digital yang programmable Definition: A logic element whose operation is not restricted to any particular function.  It may be programmed at different points of the life cycle. Termasuk di antaranya: PLD, CPLD, FPGA

3 Untai kombinasional Output sekarang hanya bergantung pada input sekarang. Tidak ada unsur memori. Tidak ada unsur umpan balik.

4

5

6 Istilah-istilah Logic function: fungsi logika Truth table
Persamaan yang menyatakan hubungan antara output dengan input sebuah gerbang logika. Mis.: OUT = A AND B  OUT = A.B OUT = A OR B  OUT = A + B Q = AB + (A+B)C Truth table Tabel yang berisi semua kemungkinan hubungan input dan output sebuah gerbang logika. Mis. Tabel kebenaran untuk Q=AB+(A+B)C

7 Tabel kebenaran untuk Q=AB+(A+B)C
1

8 Mengubah tabel kebenaran menjadi fungsi logika
C Q 1

9 Q = A’B’C + A’BC + AB’C + ABC’ + ABC dengan prinsip (X + X’)Y = Y, sederhanakan menjadi: Q = B’C + A’BC + AB A B C B’C A’BC AB Qx Q 1

10

11 Finite state machine A finite-state machine (FSM) or finite-state automaton (plural: automata), or simply a state machine, is a mathematical abstraction sometimes used to design digital logic or computer programs.

12 Mealy machine In the theory of computation, a Mealy machine is a finite-state machine whose output values are determined both by its current state and by the values of its inputs.  (This is in contrast to a Moore machine, whose output values are determined solely by its current state.)  

13 Moore machine

14 Tugas: 1. Buatlah fungsi logika dari tabel kebenaran berikut ini. 2
Tugas: 1. Buatlah fungsi logika dari tabel kebenaran berikut ini. 2. Buatlah kode vhdl implementasi dari fungsi logika anda dengan Warp Galaxy. 3. Simulasikan dengan Nova. A B C Output Q 1

15 Template ENTITY and_kita IS PORT (a,b,c: IN BIT; q: OUT BIT);
ATTRIBUTE pin_numbers OF and_kita:ENTITY IS "a:2 b:3 c:4 q:19 "; END and_kita; ARCHITECTURE rtl OF and_kita IS BEGIN q <= (not(A) AND not(B) AND C) OR (not(A) AND B AND C) OR (A AND NOT(B) AND C) OR (A AND B AND NOT(C)) OR (A AND B AND C); END rtl;