ORGANISASI dan ARSITEKTUR KOMPUTER

Slides:



Advertisements
Presentasi serupa
Fakultas Matematika dan Ilmu Pengetahuan Alam Universitas Syiah Kuala
Advertisements

Oleh Kelompok 4 : Eko Gunawan Ika Erika
TUGAS KE 4 RESUME BAB USNI Universitas Satya Negara Indonesia
Manajemen Memory 1 Manajemen Memory Sederhana dan Swapping
Cache Memori Oleh : Ahmad Fuad Hariri Fitriana Nelvi Tino Arif Cahyo
BAB III Memori Internal.
Slide 3 Tinjaun Umum Sistem Komputer 2
IKHTISAR SISTEM MEMORI KOMPUTER (Lanjutan)
MANAJEMEN MEMORY.
ARSITEKTUR SISTEM MEMORI
TATA SUMITRA M.KOM HP Organisasi Komputer Pertemuan 6.
Manajemen Memori (2).
Unit Memory.
Cache Memory.
Organisasi dan arsitektur komputer
PERTEMUAN KESEPULUH Memory HARDWARE.
© 2009 Fakultas Teknologi Informasi Universitas Budi Luhur Jl. Ciledug Raya Petukangan Utara Jakarta Selatan Website:
Cache Memory.
Karakteristik Sistem Memori Komputer
SISTEM PAGING STMIK MDP Palembang
Organisasi dan arsitektur komputer
Memory Management (lanjutan)
Memory.
Virtual Memory.
Cache Memory Cache Memory Sifat2:
Set Associative Mapping
MEMORY ORGANISASI KOMPUTER (I) Rahajeng Ratnaningsih, S. Kom
ORGANISASI KOMPUTER Chapter 4 Cache Memory.
Pertemuan 10 (Sistem Memori)
Sistem Operasi UPN Veteran Surabaya 2012.
Memory System And Design
Struktur Sistem Komputer
Arsitektur Memory STMIK & AMIK LOGIKA MEDAN
Organisasi Sistem Komputer
Sistem Paging Edi Sugiarto, S.Kom.
MEMORY MANAGEMENT PART 2
PERTEMUAN KESEPULUH Memory HARDWARE.
PENGANTAR ORGANISASI KOMPUTER KELOMPOK II
Organisasi dan Arsitektur Komputer I Pertemuan ke – 6
Manajemen Memori (2).
Karakteristik Memori IK 2133.
Arsitektur Memory STMIK-AUB Surakarta
ORGANISASI dan ARSITEKTUR KOMPUTER
ORGANISASI MEMORI Teknik Informatika UIN ALAUDDIN MKS
II. Struktur Sistem Komputer
Memori Virtual SISTEM OPERASI Slide perkuliahan
Memori Virtual Dosen: Abdillah S.Si., MIT.
Arsitektur Komputer Rahajeng Ratnaningsih, S. Kom STMIK –AUB SURAKARTA
MEMORY KOMPUTER : [1] Memory Utama
Organisasi Komputer 1 STMIK-AUB Surakarta
MEMORI INTERNAL.
Pertemuan VI MAPPING FUNCTION.
Materi ke 4 memori internal
Struktur Sistem Komputer
Memori Virtual SISTEM OPERASI Slide perkuliahan
PERTEMUAN INTERNAL MEMORI.
Hierarki Memori Dan Cache Memori..
ORGANISASI & ARSITEKTUR KOMPUTER
Manajemen Memori (2).
BAB V CENTRAL PROCESSING UNIT
Struktur Sistem Komputer
Cache Memory.
Organisasi dan Arsitektur Komputer : Perancangan Kinerja (William Stallings) Chapter 4 Memori Internal.
Manajemen Memori (2).
SISTEM OPERASI MODUL Sistem Paging Maria Cleopatra, M.Pd
Memori Semiconductor.
MANAJEMEN MEMORY.
MANAJEMEN MEMORY.
Memori Internal.
Transcript presentasi:

ORGANISASI dan ARSITEKTUR KOMPUTER

Yang Akan Dipelajari Cache Memory Overview Cache Memory Organisasi Cache Mapping Replacement Algorithm

Cache Fast memory Berada diantara normal main memory dengan CPU Mungkin juga berada pada chip CPU atau modul.

Cache Cache memory ditujukan untuk memperoleh kecepatan memori yang mendekati kecepatan memori tercepat yang bisa di peroleh, sekaligus memberikan ukuran memori yang besar dengan harga yang lebih murah Cache adalah memori kecil yang berkecepatan tinggi Cache dapat kita lihat sebagai suatu memori buffer bagi memori utama

Cache Pada umumnya, waktu akses memori cache berkisar antara 50-100 nanodetik (lebih cepat 5- 10 kali lebih cepat dari memori utama) Cache dapat menampung 64 KB

Cache and Main Memory

Cache and Main Memory Cache berisi data dari yang dikirim dari main memory Ketika processor mencoba untuk membaca word dari memory, pengecekan dilakukan untuk menentukan apakah word ada di cache. Jika ya maka word yang dicari akan dikirim ke processor. Jika tidak, sebuah block dari main memory yang berisi beberapa word akan di-read ke cache dan selanjutnya word akan dikirim ke processor.

Cache Read Operation - Flowchart

Cache Design Addressing Size Mapping Function Replacement Algorithm Write Policy Block Size Number of Caches

Cache Addressing Dimana Letak Cache? Diantara processor and virtual memory management unit Diantara MMU dengan main memory

Cache Addressing Logical cache (virtual cache) menyimpan data menggunakan virtual address. Physical cache menyimpan data menggunakan memory physical address

Size does matter Cost: mahal Speed: kebanyakan cache cepat Pengecekan cache untuk data memakan waktu

Typical Cache Organization

Typical Cache Organization Cache terhubung ke processor lewat jalur data, control, dan alamat. Jalur data dan alamat juga terhubung ke buffer data dan alamat yang terhubung ke sistem bus. Ketika hit cache terjadi maka buffer data dan alamat di disabled dan komunikasi hanya antara processor dengan cache. Ketika cache miss terjadi maka alamat yang diinginkan akan di load kedalam sistem bus dan data akan dikembalikan ke data buffer untuk cache da processor.

Mapping Function Direct B. Assosiative C. Set assosiative

Direct Alamat memori utama dibagi menjadi 2 field yaitu tag dan indeks. Jumlah bit dalam indeks berhubungan dengan ukuran cache Ketika suatu word direferensikan, bit indeks pada alamat digunakan untuk pengaksesan cache

Direct Jika field tag cocok dengan bit tag pada alamat terjadi suatu hit, jika sebaliknya maka akan terjadi suatu miss Organisasi cache ini mempunyai waktu akses yang lebih cepat dari pada RAM karena mempunyai field alamat yang lebih kecil Kelemahan pada cara adalah tidak dapat menyimpan secara bersamaan apabila dua buah word mempunyai indeks yang sama dan tag yang berbeda.

Assosiative Ketika suatu memori assosiatif digunakan untuk sebuah cache maka diperlukan suatu pemetaan yang berbeda Dengan pemetaan assosiatif alamat word memori utama dan isinya (data) tersimpan di dalam cache.

Assosiative Pemetaan assosiatif memungkinkan adanya penyimpanan semua word yang mempunyai indeks yang sama dan tag yang berbeda kedalam cache ini.

Set assosiative Merupakan kombinasi dari kedua organisasi sebelumnya Dalam jenis organisasi ini, dua word dengan indeks yang sama dan tag yang berbeda dapat disimpan didalam kelompok yang sama Karena setiap word dalam kelompok memori assosiatif hanya menyertakan bit tag tambahan, bukan alamat lengkap, maka waktu aksesnya lebih cepat dan harganya lebih murah

Replacement Algorithms Direct mapping Ketika block baru akan dibawa kedalam cache, block yang ada sekarang harus diganti/hapus. Untuk direct mapping hanya ada satu kemungkinan line untuk block.

Replacement Algorithms Associative & Set Associative Hardware implemented algorithm (speed). 4 algoritma yang biasa digunakan, yaitu: Least Recently used (LRU): Gantikan block yang sudah lama ada di cache yang tidak ada kaitannya. First in first out (FIFO): Ganti block yang ada sudah lama ada di cache. Least Frequently Used (LFU): Gantikan block yang memiliki hit paling sedikit. Random: ambil line secara acak diantara beberapa kandidat line.

TERIMA KASIH