Pembiasan Pada Transistor JFET

Slides:



Advertisements
Presentasi serupa
Listrik Dinamis Elsa Insan Hanifa, S.Pd SiswaNF.com.
Advertisements

RANGKAIAN LISTRIK I WEEK 2.
Operasi dan Pemodelan Sinyal Kecil
Pemberian Bias MOSFET.
Analisis Penguat Sinyal Kecil
Penurunan Teorema Thevenin Pengantar Analisis Rangkaian.
Fisika Dasar II (Arus Searah).
FET BIASING Analisis dc penentuan titik kerja (Q)
ARUS DAN TAHANAN LISTRIK
ELEKTRONIKA ANALOG.
ANALISIS AC FET FET sebagai PENGUAT
FIELD EFFECT TRANSISTOR (FET)
DEFINISI DAN SATUAN Definisi
Rangkaian Hambatan seri (Rs)
METODE ANALISIS TEGANGAN SIMPUL / NODE RANGKAIAN LISTRIK 1
MATA KULIAH ELEKTRONIKA 2
SEKOLAH TINGGI TEKNIK TELEMATIKA TELKOM
ANALISIS DAN HUKUM-HUKUM RANGKAIAN
Penguat Emitor Sekutu (Common Emitor Amplifier)
Sekolah Tinggi Teknologi Telematika Telkom Purwokerto
Penguat Sinyal Kecil Transistor JFET

Oleh : Ikhwannul Kholis, ST., M.T. Universitas 17 Agustus 1945 Jakarta
KONSEP DASAR RANGKAIAN LISTRIK (Hukum-hukum dalam Rangkaian Listrik)
Oleh : Danny Kurnianto, ST.,M.Eng ST3 Telkom Purwokerto
Oleh : Danny Kurnianto, ST.,M.Eng ST3 Telkom Purwokerto
Oleh : Danny Kurnianto, S.T.,M.Eng ST3 Telkom Purwokerto
ELEKTRONIKA SEMIKONDUKTOR
Parameter-Parameter H
Penguat-Penguat Emitor Sekutu Transistor BJT
ELEKTRONIKA ANALOG.

KARAKTERISTIK KOMPONEN RANGKAIAN LISTRIK
Aplikasi Dioda.
Hukum II Kirchhoff Hukum II Kirchhoff Hukum II Kirchhoff berbunyi : “Di dalam sebuah rangkaian tertutup, jumlah aljabar gaya gerak listrik (є) dengan penurunan.
TRANSISTOR EFEK MEDAN.
TRANSISTOR II.
BAB 7 Field Effect Transistor (FET)
Bab 9 Junction Field Effect Transistor (JFET) & Prategangan
Oleh : Danny Kurnianto,S.T.,M.Eng ST3 Telkom Purwokerto
SEKOLAH TINGGI TEKNIK TELEMATIKA TELKOM
Sekolah Tinggi Teknologi Telematika Telkom
ARUS DAN TAHANAN LISTRIK
Bab 5. Teorema Rangkaian oleh : M. Ramdhani.
Tri Raahjoeningroem, MT T. Elektro - UNIKOM
ANALISA RANGKAIAN Minggu, 22 April 2018.
ANALISIS RANGKAIAN Analisis Node Analisis Mesh atau Arus Loop
Analisis Node Analisis node berprinsip pada Hukum Kirchoff I (KCL=Kirchoff Current Law atau Hukum Arus Kirchoff = HAK ) dimana jumlah arus yang masuk dan.
Bab 4. Metoda Analisis Rangkaian
Tri Rahajoeningroem, MT T. Elektro - UNIKOM
Rangkaian Bersimpal Banyak
Disampaikan Oleh : Muhammad Nasir, MT
Hukum Ohm Jika sebuah penghantar atau resistansi atau hantaran dilewati oleh sebuah arus maka pada kedua ujung penghantar tersebut akan muncul beda potensial,
FET (Field Effect Transistor) Transistor Efek Medan
Bab 6 Pemodelan BJT dan Analisis Sinyal Kecil ac (Hybrid h)
PERTEMUAN 3.
Bab 10 JFET Analisis Sinyal ac Kecil
Week 2 KARAKTERISTIK KOMPONEN RANGKAIAN LISTRIK
Elektronika Dasar Materi 1
Field Effect Transistor (FET)
Pertemuan IV Dioda & Aplikasi
TEOREMA THEVENIN & NORTON
PERTEMUAN VI TRANSISTOR EFEK MEDAN
Standar Kompetensi Menerapkan konsep kelistrikan dalam berbagai penyelesaian masalah dan berbagai produk teknologi Kompetensi Dasar Memformulasikan besaran-besaran.
Besaran Arus dan Tegangan
Pertemuan IV Dioda & Aplikasi
FET DAN MOSFET Bayu Prihatmoko / PPG PRAJABATAN 2017.
HUKUM TEGANGAN & ARUS KIRCHOFF
Bab 4. Metoda Analisis Rangkaian
Elektronika Dasar Materi 2
Transcript presentasi:

Pembiasan Pada Transistor JFET Oleh : Danny Kurnianto,ST.,M.Eng ST3 Telkom Purwokerto

1. Pembiasan Tetap (Fixed-Biasing) Gambar 1 memperlihatkan konfigurasi pembiasan tetap pada transistor JFET saluran-n. Gambar 1. Pembiasan tetap

Pembiasan tetap merupakan salah satu metode pembiasan pada JFET yg bisa dilakukan melalui pendekatan matematis maupun grafis dan memperoleh hasil yang sama. Untuk analisis dc rangkaian pembiasan tetap dg pendekatan matematis pada Gambar 1 diatas, maka : IG = 0 A, sehingga VRG = IG.RG = 0.RG = 0 Volt, Tegangan 0 Volt bisa diganti dengan short circuit seperti pada Gambar 2.

Gambar 2. Rangkaian ekivalen analisis DC

Polaritas VGS adalah berlawanan dengan polaritas baterai VGG Polaritas VGS adalah berlawanan dengan polaritas baterai VGG. Hal ini bisa didapat dengan menganalisis loop yg searah dengan jarum jam pada gambar 2 diatas. Sehingga didapatkan +VGG + VGS = 0 VGS = - VGG. Karena VGG merupakan sumber tegangan DC yg besarnya tetap, maka besarnya VGS juga akan tetap dan hal inilah yg menyebabkan pembiasan ini dinamai dengan “pembiasan tetap”.

Arus drain (ID) yang mengalir sesuai dengan persamaan Shockley sbb : ……………(1) Karena besarnya VGS adalah tetap, maka besar dan tandanya bisa langsung di subtitusikan ke persamaan Shockley (2) shg dihasilkan arus drain (ID).

Untuk penyelesaian pendekatan grafis diperlukan grafik persamaan Shockley seperti pada Gambar 3 dibawah ini. Gambar 3. Grafik persamaan Shockley (ID vs VGS)

Untuk menggambar grafik pada Gambar 3 diatas, diperlukan minimal 3 titik koordinat, yaitu titik IDSS, Vp dan 0,5 Vp atau 0,5 IDSS. Dengan digambarkan grafik hubungan ID dengan VGS, maka kita dapat menyelesiakan persoalan pembiasan tetap melalui pendekatan grafis. Pada Gambar 4 ditunjukkan contoh penyelesaian pembiasan tetap menggunakan pendekatan grafis, dimana kita bisa mendapatkan nilai ID dari nilai VGS yg ditetapkan melalui grafik seperti Gambar 3 dan ini dinamakan sebagai titik operasi dari pembiasan tetap.

Gambar 4. Penyelesaikan menggunakan pendekatan grafis

Gambar 5. Mengukur besarnya ID dan VGS pada titik operasi

Untuk mendapatkan tegangan VDS pada Gambar 2, dengan menerapkan hukum Kirchoff 2 bahwa jumlah tegangan pada simpul tertutup sama dengan nol, maka …………….(2)

Karena tegangan source (VS) langsung terhubung ke ground maka: ………………(3) Sehingga : ….. ………..(4)

…………(5)

Latihan soal 1 : Carilah nilai-nilai berikut ini berdasarkan rangkaian pada Gambar dibawah ini.

Tentukan nilai : VGSQ IDQ VDS VD VG VS Jawab : Pendekatan secara matematis :

Pendekatan Garfis :

2. Pembiasan Diri (Self Bias) Pembiasan diri meniadakan kebutuhan 2 sumber tegangan DC. Pengaturan tegangan VGS sekarang ditentukan oleh tegangan yang melintas pada tahanan Rs pada terminal source (S). Rangkaian pembiasan diri ditunjukkan pada Gambar 6 dibawah ini .

Gambar 6. Rangkaian pembiasan diri

Untuk analisis DC pada Gambar 6 diatas, kapasitor diputus (open circuit) dan RG dihubung singkat (short circuit) karena IG = 0. Sehingga rangkaian ekivalen DC nya seperti ditunjukkan pada Gambar 7 dibawah ini. Gambar 7. ekivalen DC

Arus yang melintas pada tahanan RS adalah arus source (IS) yg besarnya sama dengan arus drain (ID). Sehingga : …………(6) Pada loop tertutup yg melintasi gate ke source maka: + VGS + VRS = 0 VGS = - VRS ………….(7) Dilihat dari persamaan (7) ini, maka VGS adl fungsi dari arus keluaran (ID) yang besarnya tidak tetap.

Pembiasan diri ini memungkinkan adanya 2 penyelesaian yaitu melalui pendekatan matematis dan grafis. Pendekatan matematis diperoleh dengan mensubtitusikan persamaan (7) ke persamaan Shockley (1), maka : ……………..(8)

Dengan menyelesaikan bentuk kuadratis, maka didapatkan bentuk persamaan sbb: ………….(9) Pendekatan Grafis : Pertama adalah menggambarkan grafik karakteristik transfer (ID terhadap VGS) seperti pada Gambar 8 dibawah ini.

Gambar 8. Grafik karaktersitik transfer (ID vs VGS)

Karena persamaan (7) menggambarkan suatu garis lurus pada grafik yg sama (Gambar 8) , maka kita harus menentukan dua titik koordinat yg dilewati garis lurus tsb. Koordinat 1 : dengan menentukan ID = 0 A, maka kita mendapatkan VGS sebesar VGS = -ID.RS = 0.RS = 0 Volt. Sehingga koordinat pertamanya adalah ID = 0 A ; VGS = 0 Volt. Koordinat 2: dengan memilih nilai VGS atau ID dan memasukkan ke dalam persamaan (7)

Misalkan , dipilih nilai ID = 0,5 IDSS, maka nilai VGS nya adalah sbb; VGS = - ID. RS = - 0,5 IDSS . RS Gambar grafiknya menjadi : Gambar 9. Gambar garis pembiasan diri

Titik operasi (Q-point) ditentukan oleh koordinat perpotongan antara garis lurus tsb dengan garis kuadratik seperti yg ditunjukkan pada Gambar 9. Nilai VDS dapat ditentukan dengan menerapkan hukum Kirchoff 2 pada bagian loop keluarannya , sehingga diperoleh : . ……….(10)

…………..(11)

Latihan soal 2: 1. Tentukan nilai-nilai berikut ini pada rangkaian pembiasan diri Gambar dibawah ini

Tentukan nilai berikut : VGSQ IDQ VDS VS VG VD Jawab : Tegangan VGS ditentukan oleh : VGS = - ID. RS

Misalkan kita pilih ID = 4 mA, shg nilai VGS adalah VGS = - (4 mA) Misalkan kita pilih ID = 4 mA, shg nilai VGS adalah VGS = - (4 mA).(1 K Ohm) = - 4 Volt. Kita pilih ID = 8 mA, maka nilai VGS = - 8 Volt. Sehingga kita mendapatkan garis lurus yg melewati (ID = 0 ; VGS = 0) , (ID = 4mA; VGS = 4 Volt), (ID = 8mA; VGS = 8 Volt) sebagai berikut :

Untuk membuat grafik kuadratis sesuai dengan persamaan Shockley, maka tentukan dulu minimal 3 titik koordinat untuk menggambar grafik. Yaitu (ID max = IDSS), (VGS = Vp) dan (VGS = 0,5 Vp). Sehingga kita bisa memperoleh grafik kuadratis dan titik operasi (Q-point) yg merupakan titik potong antara garis lurus dan grafik kuadratis seperti pada Gambar dibawah ini

Dari gamba grafik diatas, maka kita bisa mendapatkan titik operasi (Q-point) sbb: a. VGSQ = -2,6 Volt b. IDQ = 2,6 mA e.) VG = 0 Volt

Atau

3. Pembiasan Pembagi Tegangan Gambar 10 memperlihatkan rangkaian pembiasan pembagi tegangan pada transistor JFET. Gambar 10 . Pembiasan pembagi tegangan pd JFET

Analisis dc pada rangkaian pembiasan pembagi tegangan Gambar 10 , dapat dianalisis melalui rangkaian ekivalen sbb: Gambar 11. rangkaian ekivalen DC

Karena nilai arus gate IG = 0, maka arus yg melewati R1 dan R2 adl sama, sehingga kita bisa mendapatkan nilai tegangan gate dari pembagi tegangan R1 dan R2 (tegangan R2). ……………..(12) Lihat loop yg melintasi gate-source, kita terapkan hukum kirchoff 2, yaitu jumlah tegangan pada loop tertutup tersebut sama dengan nol. VGS + VRS – VG = 0 ……………(13) VGS = VG – VRS VGS = VG – IDRS …………….(14)

Hubungan VGS dan ID pada persamaan (14) berupa fungsi garis lurus, sehingga untuk menggambarkan grafik dari persamaan (14) harus mencari dua titik koordinat. Cara menggambarkan grafik persamaan (14) adalah sebagai berikut: 1. Cari koordinat 1 pada sumbu horisontal saat ID = 0 , dengan memasukkan ID = 0 pada persamaan (14).

2. Cari titik koordinat 2 pada sumbu vertikal yaitu dengan memasukkan nilai VGS = 0 pada persamaan (14) Gambar 12. Grafik pada pembiasan pembagi tegangan

Karena titik koordinat pada sumbu vertikal saat VGS = 0 adalah ID = VG / RS , maka meningkatnya nilai RS akan menyebabkan nilai ID berkurang. Gambar 13 . Pengaruh perubahan RS terhadap tititk operasi (titik Q)

Setelah nilai Id dan VGS pada titik operasi (IDQ dan VGSQ), maka parameter yang lain bisa dicari dengan cara biasa, yaitu :

Contoh latihan 3 Tentukan nilai-nilai dari parameter-parameter berikut ini pada rangkaian pembagi tegangan pada gambar dibawah ini. a. IDQ dan VGSQ b. VD c. VS d. VDS e. VDG

Jawab : Untuk mencari IDQ dan VGSQ , maka kita harus menggambarkan dulu grafik transfer dan garis lurus (VGS = VG – IDRS). Untuk grafik transfer, tentukan lebih dulu titik koordinat saat VGS = 0 (mendapatkan IDSS) dan saat ID = 0 (VGS = Vp) Untuk mencari garis lurus, cari koordinat 1 pada sumbu horisontal saat ID = 0 A.

Saat ID = 0 , maka kita mendapatkan nilai VGS dengan persamaan (14).

Koordinat 2 pada sumbu vertikal, saat VGS = 0 V, maka sesuai dengan persamaan (14) , kita mendapatkan ID = VG / RS Maka didapatkan gambar grafik transfer dan garis lurus seperti pada gambar dibawah ini.

Dilihat dari gambar diatas, maka dapat kita tentukan bahwa nilai IDQ dan VGSQ merupakan titik perpotongan antara grafik transfer dan garis lurus. IDQ = 2,4 mA VGSQ = -1,8 V

Atau