UNIVERSITAS 17 AGUSTUS 1945 JAKARTA

Slides:



Advertisements
Presentasi serupa
Counter & Register Minggu 8.
Advertisements

Rangkaian Logika Sekuensi
BAB VI Rangkaian Logika Sekuensial
RANGKAIAN SEKUENSIAL.
XVIII. RANGKAIAN REGISTER DAN COUNTER
COUNTER.
Counter Satriyo, ST, Mkom.
Pencacah.
RANGKAIAN REGISTER DAN COUNTER
MENJELASKAN PRINSIP REGISTER
Pertemuan 12 : Level Logika Digital
Bab 9 REGISTER GESER Nama : Narsi Tamamilang NPM :
SHIFT REGISTER Satriyo, MKom.
Synchronous Counters Chapter 18
REGISTER DAN COUNTER MATA KULIAH TEKNIK DIGITAL
PERTEMUAN 07 FLIP FLOP Teknik digital.
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Shift Register Chapter 19
TEK 2524 Organisasi Komputer
Shift Register Counters Chapter 21
RANGKAIAN DIGITAL SHIFT REGISTER.
Rangkaian Sekuensial Mata Kuliah :Sistem Digital Moh. Furqan, S.Kom
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : keadaan masukannya pada.
PENCACAH (COUNTER) DAN REGISTER
PERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 12 PENCACAH.
ADC (ANALOG TO DIGITAL CONVERTER)
PERTEMUAN 11 REGISTER
FLIP - FLOP.
Elektronika Digital Data analog, suatu besaran dinyatakan di dalam angka desimal, suatu sistem bilangan yang terdiri dari angka nol sampai sembilan. Data.
RANGKAIAN FLIP FLOP.
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
RANGKAIAN DIGITAL SHIFT REGISTER.
REGISTER & COUNTER # SESSION 8 #.
Mata Kuliah Dasar Teknik Digital TKE 113
9. Rangkaian Logika Kombinasional dan Sekuensial
Sistem Digital Flip-Flop Sistem Digital. Hal 1.
Counter / Pencacah.
Aplikasi Flip-Flop #10 Teknik Digital (IF) 2015.
PENCACAH (COUNTER).
CPU ARITHMATIC.
TEK 2524 Organisasi Komputer
SELAMAT BERJUMPA DALAM TUTORIAL
Transfer Register dan Mikrooperasi
SIRKUIT ARITMATIKA.
Register dan Shift Register
KOMPUTER SIMPLE AS POSSIBLE (SAP-1)
MATA KULIAH TEKNIK DIGITAL DISUSUN OLEH : RIKA SUSANTI, ST
Mata Pelajaran :Sistem Komputer
TEKNIK DIGITAL PENCACAH.
TEKNIK DIGITAL REGISTER.
RANGKAIAN LOGIKA Flip-Flop Hal 1.
Mata Kuliah Teknik Digital
RANGKAIAN FLIP FLOP.
FLIP FLOP Dibuat Oleh : Faqih Umir Al Barra ( )
Mata Kuliah Teknik Digital
Elektronika industri Smk n 5 surakarta wahyuningsih
Counter,encoder,decoder,multiplexer
Fungsi-fungsi IC Digital: Sekuensi
REGISTER PERTEMUAN 11 uart/reg8.html.
Modul ke: Fakultas Program Studi 13 Teknik Teknik Eleltro Teten Dian Hakim, ST. MT. Perancangan Sistem Digital Counter dan Register.
XVIII. RANGKAIAN REGISTER DAN COUNTER
Rangkaian Logika Sequensial
:: REGISTER & COUNTER :: TEORI, IMPLEMENTASI & APLIKASI
RANGKAIAN DIGITAL SHIFT REGISTER.
RANGKAIAN SEKUENSIAL.
RANGKAIAN FLIP FLOP.
Rangkaian Logika Sekuensial Synchronous
Rangkaian Multiplekser, Dekoder, Register. Rangkaian Multiplekser Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu.
Rangkaian Sekuensial KILLER PRESENTATIONS Series Power Templates & Presentations Tools You Must See Before You Die © 2013 IDEASMAX, All Rights.
Transcript presentasi:

UNIVERSITAS 17 AGUSTUS 1945 JAKARTA Counter / Pencacah & Register Elektronika Digital TEKNIK ELEKTRO UNIVERSITAS 17 AGUSTUS 1945 JAKARTA

Counter/Pencacah Counter ( rangkaian logika sekuensial yang di bentuk dari flip-flop ) Mencacah dapat diartikan menghitung, hampir semua sistem logika menerapkan pencacah. Komputer digit menerapkan pencacah guna mengemudikan urutan dan pelaksanaan langkah – langkah dalam program. Fungsi dasar pencacah adalah untuk “mengingat” berapa banyak pulsa detak yang telah dimasukkan kepada masukkan; sehingga pengertian paling dasar pencacah adalah sistem memori.

Karakteristik Penting Counter/Pencacah Sampai berapa banyak ia dapat mencacah (modulo pencacah); Mencacah maju, ataukah mencacah mundur; Kerjanya sinkron atau tak sinkron;

Kegunaan Counter/Pencacah Menghitung banyaknya detak pulsa dalam satu periode waktu Membagi frekuensi Pengurutan alamat Beberapa rangkaian aritmatika.

Jenis Counter/Pencacah ASYNCHRONOUS SYNCHRONOUS

Pencacah Asinkron Seringkali disebut ripple counter. Istilah asinkron merujuk pada kejadian-kejadian yang tidak mempunyai hubungan waktu yang tetap antara FF satu dengan FF lainnya. Flip-flop tidak mendapatkan pulsa clock dari satu sumber yang sama. Flip-flop pertama (LSB) mendapatkan pulsa clock dari sumber clock eksternal, sedangkan flip-flop berikutnya mendapatkan pulsa clock dari output flip-flop sebelumnya.

Pencacah Asinkron Biner 2-bit (1) Dibangun dari dua buah flip-flop JK. Flip-flop pertama mendapatkan pulsa clock dari sumber clock, sedangkan flip-flop kedua mendapatkan pulsa clock dari output FF pertama. fQ0=fCLK/2; fQ1=fQ0/2. Diagram logika pencacah asinkron biner 2-bit.

Pencacah Asinkron Biner 2-bit (2) Diagram pewaktuan counter asinkron biner 2-bit Tabel urutan keadaan pencacah

Pencacah asinkron biner 3-bit (1) Dibangun dari 3 buah flip-flop JK. Flip-flop pertama mendapatkan pulsa clock dari sumber clock, FF kedua mendapatkan pulsa clock dari output FF pertama dan FF ketiga mendapatkan pulsa clock dari output FF kedua. fQ0=fCLK/2; fQ1=fQ0/2; fQ2=fQ1/2

Pencacah asinkron biner 3-bit (2) Diagram logika dan diagram pewaktuan pencacah asinkron biner 3-bit Kembali ke nol

Pencacah asinkron biner 3-bit (3) Tabel urutan biner dari pencacah

Pencacah Sinkron Istilah sinkron merujuk pada kejadian yang mempunyai hubungan waktu pasti antar flip-flop yang dengan lainnya. Dalam pencacah, istilah sinkron berarti bahwa setiap FF mendapatkan pulsa clock dari satu sumber clock yang sama.

Pencacah sinkron biner 2-bit (1)

Pencacah sinkron biner 3-bit (1)

Pencacah sinkron biner 3-bit (2) Tabel kondisi output pencacah

Struktur Internal IC 7493

Up Counter 3 1 2

Down Counter

Up/Down Counter

PRESETTABLE COUNTERS Can be preset to any desired count. To operate: 1. Apply desired count to parallel data inputs P2, P1, P0. 2. Apply a low pulse to the parallel load input PL.

BCD COUNTER Binary counter that counts from 0000 to 1001 before it recycles (MOD-10).

Johnson Counter Shift register in which the inverted output of the last FF is fed back to the input of the first FF.

Johnson Counter

Ring Counter Shift register counter with feedback from Q of last FF back to first FF input

Ring Counter

COUNTER TYPES Asynchronous Counter (a.k.a. Ripple or Serial Counter): each FF is triggered one at a time with output of one FF serving as clock input of next FF in the chain. Synchronous Counter (a.k.a. Parallel Counter): all the FF’s in the counter are clocked at the same time. Up Counter: counter counts from zero to a maximum count. Down Counter: counter counts from a maximum count down to zero. BCD Counter: counter counts from 0000 to 1001 before it recycles. Ring Counter: shift register in which the output of the last FF is connected back to the input of the first FF. Pre-settable Counter: counter that can be preset to any starting count either synchronously or asynchronously Johnson Counter: shift register in which the inverted output of the last FF is connected to the input of the first FF.

REGISTER Dalam elektronika digital seringkali diperlukan penyimpan data sementara sebelum data diolah lebih lanjut. Elemen penyimpan dasar adalah flip-flop. Setiap flip-flop menyimpan sebuah bit data. Sehingga untuk menyimpan data n-bit, diperlukan n buah flip-flop yang disusun sedemikian rupa dalam bentuk register

SHIFT REGISTER Suatu metode pengidentifikasian register geser adalah bagaimana data dimuat dan dibaca dari unit penyimpanan, seperti yang ditunjukan pada gambar diatas. Dari sistem kerja dari register geser, register geser dapat di klasifikasikan dalam beberapa jenis sebagai berikut. SISO (Serial In Serial Out Register), Register geser jenis ini tidak mengubah format data, karena dengan data input seri dan dikeluarkannya dalam format seri juga, yang berubah adalah nilai dari data tersebut. SIPO (Serial In Parallel Out Register), Register geser ini akan menggeser data seri dan mengeluarkannya dalam format paralel tanpa mengubah nilai data tersebut. PISO (Parallel In Serial Out Register), Register geser ini hanya mengubah format data paralel menjadi serial tanpa mengubah nilai dari data tersebut. PIPO (Parallel In Parallel Out Register), Register geser tipe ini  akan mengubah nilai dari data yang digeser dengan format data tetap paralel.

SHIFT REGISTER

SHIFT REGISTER

SHIFT REGISTER

SELESAI