BAB IV. GATE LEVEL MINIMIZATION

Slides:



Advertisements
Presentasi serupa
Teknik Digital Pertemuan III.
Advertisements

TEKNIK ELEKTRONIKA ANALOG DAN DIGITAL
GERBANG UNIVERSAL.
Materi GERBANG LOGIKA.
Welcome to GERBANG LOGIKA.
SISTEM DIGITAL MUHAMAD ARPAN, S.Kom.
PENGANTAR SISTEM LOGIKA
Pertemuan 12 : Level Logika Digital
Rangkaian Digital Kombinatorial
PERTEMUAN MINGGU KE-2 LEVEL GATE.
PERTEMUAN MINGGU KE-2 LEVEL GATE OLEH SARI NY.
Sum Of Product dan Product of Sum.
PERTEMUAN VII LOGIKA KOMBINASI
Digital Logic Symbols For Logic gates
Digital logic circuit Arum Tri Iswari Purwanti
Pertemuan 12 : Level Logika Digital
11. ALJABAR BOOLEAN.
ALJABAR BOOLEAN/ ALJABAR LOGIKA
V. PENYEDERHANAAN PERSAMAAN LOGIKA
BAB II SANDI BINER 2.1 Sandi 8421
PERTEMUAN MINGGU KE-2 LEVEL GATE.
VII. GATE LEVEL MINIMIZATION
11. ALJABAR BOOLEAN.
Goto menu BAB III GERBANG LOGIKA
Gerbang Dasar & Turunan
Elektronika dan Instrumentasi: Elektronika Digital 2 – Gerbang Logika, Aljabar Boolean Dimas Firmanda Al Riza.
GERBANG LOGIKA DAN ALJABAR BOOLE SISTEM DIGITAL NURVELLY ROSANTI.
Riri irawati, m.Kom Logika matematika 3 sks
Pertemuan Ke 2 Organisasi dan Organisasi Komputer (ARKOM)
Interface/Peripheral Komputer
PENGANTAR TEKNOLOGI KOMPUTER & INFORMASI – A
DOSEN: SRI SUPATMI,S.KOM
Matematika Informatika 2
11. ALJABAR BOOLEAN.
GERBANG-GERBANG LOGIKA
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
GERBANG LOGIKA DAN ALJABAR BOOLE
Gerbang Logika NAND, NOR, XOR, XNOR
GERBANG LOGIKA DAN ALJABAR BOOLEAN
ALJABAR BOOLE Aljabar Boole adalah salah satu aljabar yang berkaitan dengan variabel- variabel biner dan operasi-operasi logika. Variabel-variabel dalam.
Pembahasan: Gerbang Logika AND OR NOT
GERBANG LOGIKA A.Tabel Kebenaran
TOPIK 3 BENTUK-BENTUK NORMAL.
Logic Gate (Gerbang Logika)
Gerbang Logika AND OR NOT
Gerbang Logika Æ blok dasar untuk membentuk rangkaian
Gerbang Logika Oleh: Asro Nasiri.
MATA KULIAH TEKNIK DIGITAL
GERBANG EX-OR DAN GERBANG EX-NOR
PERTEMUAN MINGGU KE-2 LEVEL GATE.
G.Gerbang X-OR dan Gerbang X-NOR
Teknologi Informasi/Politeknik Negeri Padang
Matematika Diskrit TIF (4 sks) 3/9/2016.
LOGIKA Oleh: Ferawaty, S.Kom.
BAB 3 GERBANG LOGIKA.
GERBANG LOGIKA DAN ALJABAR BOOLE
SEKOLAH TINGGI TEKNOLOGI TELEMATIKA TELKOM
1. MEMAHAMI KONSEP GERBANG LOGIKA
GERBANG LOGIKA Alat-alat elektronik digital tersusun dari rangkaian
Aljabar Boolean Kusnawi, S.Kom Logika Informatika 2008.
BAB III PENYEDERHANAAN PERSAMAAN LOGIKA
Arsitektur & Organisasi Komputer
Rangkaian Kombinasional
Gerbang Logika Temu 10.
GERBANG LOGIKA.
Sistem Digital BAB 2 Aljabar Boolean
PERTEMUAN MINGGU KE-2 LEVEL GATE.
GERBANG LOGIKA Jurusan Pendidikan Teknik Elektronika
MASUK GERBANG LOGIKA DASAR NAMA : IRFA’ CHASAN NO PESERTA : KELAS : teknik ketenagalistrikan A
PERTEMUAN MINGGU KE-2 LEVEL GATE.
Transcript presentasi:

BAB IV. GATE LEVEL MINIMIZATION A. IMPLEMENTASI NAND dan NOR Implementasi + Boolean dengan gerbang NAND dan NOR merupakan teknik manipulasi menyederhanakan rangkaian yang merubah dari diagram AND – OR menjadi diagram NAND atau NOR saja 1. Implementasi NAND X Y X . Y X’ ( X . Y )’

Simbol 2 Gambar gerbang NAND Contoh 1. Implementasikan fungsi boolean dengan gerbang NAND untuk Ekspresi minterm ( Sum of Product ) sbb : F = AB + CD X Y X’ + Y’ (XY)’ Atau

Jawab : …. A D C B F D

Contoh 2. Implementasi fungsi boolean dengan gerbang NAND untuk F(XYZ) =  1,2,3,4,5,7 Jawab : Fungsi Boolean F = XY’ + X’Y + Z YZ X’ O 1 X X Y X’ Y’ F Z

Lanjutan … Z X Y X’ Y’ F

2. Implementasi NOR X Y X + Y X’ ( X’ + Y’ )’ = XY

Simbol 2 Gambar gerbang NOR Atau Contoh 1. Implementasi fungsi boolean dengan gerbang NOR untuk : F = (A+B)(C+D)E X Y X’ + Y’ = (X+Y+Z)’

Jawab : …. A D C B F E E

Lanjutan … A D C B F E

VIII. GATE LEVEL MINIMIZATION EXCLUSIVE – OR FUNCTION ( XOR ) Operasi Boolean 1. XOR X  Y = XY’ + X’Y 2. XNOR X’  Y’ = XY + X’Y’ 3. Identitas pada operasi XOR X  0 = X X  1 = X’ X  X = 0 X  X’ = 1 X  Y’ = X’  Y = (X  Y)’ X(Y)” + (XY)’ = (XY)’ + (X)”Y = (X Y)’ 4. Hukum Commutative dan Associative pada operasi XOR A  B = B  A (A  B)  C = A  (B  C) = A  B  C

Implementasi XOR a) Dengan gerbang AND – OR - NOT Dengan gerbang NAND Y X + Y = XY’ + X’Y X + Y = ((X(XY)’)’ (Y(XY)’)’)’

Bukti : X + Y = XY’ + X’Y = XY’ + X’Y + XX’ + YY’ = (X + Y) (X’ + Y’) = (X + Y) (XY)’ = X(XY)’ + Y(XY)’ = ((X(XY)’)’ (Y(XY)’)’)’

B. Odd Function dan Even Function 1. Odd Function Tabel kebenaran 1

Fungsi Boolean dengan peta K Odd Function (3 variabel) F = A’ (B’C + BC’) + A (B’C’ + BC) = ABC Gb. Rangkaian logika B’C’ B’C BC BC’ A’ 1 A A B C F

2. Event Function Tabel kebenaran A B C F 1

Fungsi Boolean dengan peta K Event Function (3 variabel) F = A’ (B’C’ + BC) + A (B’C + BC’) = (A  B  C)’ Gb. Rangkaian digital/logika B’C’ B’C BC BC’ A’ 1 A A B C

C. Parity Generation and Checking Bit parity digunakan untuk mendeteksi error bit selama terjadi transmisi dan processing data. 1. Parity Generator Adalah bit parity yang dibangkitkan pada transmitter (pengirim). Contoh. Tabel even parity generator untuk 3 variabel 3 bit message Bit parity A B C P 1

Gb. Rangkaian logika even parity genarator Dengan peta K, maka P = A  B  C Gb. Rangkaian logika even parity genarator 2. Parity Chicker Adalah bit parity yang digunakan untuk check pada rankaian receiver (penerima) A B C P

Tabel even parity checker untuk 3 variabel Contoh. Tabel even parity checker untuk 3 variabel 4 bit Receiver Parity checker A B C D Ck 1

Rangkaian logika even parity checker Dengan peta K, maka Cn = A  B  C  P Rangkaian logika even parity checker A B Cn C D

B. HARDWARE DESCRIPTION LANGUAGE HDL adalah suatu perangkat lunak berbasis tekstual dan berorientasi pada struktur dan sifat perangkat keras sistem digital. Penulisan program ini menggunakan algoritma pemrograman dengan dengan struktur urutan instruksi – instruksi yang diberikan. Proses pada program aplikasi HDL ini ada 2 yaitu simulasi dan sintesis. 1. Logic Simulation Program ini mempresentasikan struktur dan sifat sistem logika digital, menampilkan nilai output, mampu mendeteksi kesalahn dan dapat digunakan sebagai verifikasi desain.

Logic Synthesis Program ini dapat memproses daftar komponen dan interkoneksi dari model sistem digital. Logic Synthesis ini hampir sama dengan komplikasi ( Compiling ) pada bahasa pemrograman konvensional tingkat tinggi, bedanya pada program ini mampu menghasilkan kode obyec. Contoh : Tulis program HDL untuk Gbr rangkaian logika ini. C B A e Y X g3 g2 g1

Jawab : “ Description of circuit “ Module circuit ( A,B,C,X,Y ) Input A,B,C ; Output X,Y; Wire e; and g1 ( e, A, B ) not g2 ( Y, C ) or g3 ( X, e, Y ) end module